Патент на изобретение №2222042

Published by on




РОССИЙСКАЯ ФЕДЕРАЦИЯ



ФЕДЕРАЛЬНАЯ СЛУЖБА
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ,
ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ
(19) RU (11) 2222042 (13) C2
(51) МПК 7
G06F7/62
(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

Статус: по данным на 18.03.2011 – действует

(21), (22) Заявка: 2002105225/09, 26.02.2002

(24) Дата начала отсчета срока действия патента:

26.02.2002

(43) Дата публикации заявки: 20.08.2003

(45) Опубликовано: 20.01.2004

(56) Список документов, цитированных в отчете о
поиске:
RU 2097829 C1, 27.11.1997. RU 2012040 C1, 30.04.1992. RU 95107218 A1, 10.02.1997. SU 419910 А1, 15.03.1974.

Адрес для переписки:

197376, Санкт-Петербург, ул. Проф. Попова, 5, СПбГЭТУ, патентный отдел, Е.А. Ивановой

(72) Автор(ы):

Буренева О.И.,
Сафьянников Н.М.

(73) Патентообладатель(и):

Сафьянников Николай Михайлович

(54) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

(57) Реферат:

Устройство относится к автоматике и вычислительной технике и может применяться при обработке сигналов в кодовой и широтно-импульсной формах с выдачей результатов в кодовой и частотно-импульсной формах. Техническим результатом является повышение быстродействия множительно-делительного устройства. Технический результат достигается за счет того, что устройство содержит регистр, реверсивный счетчик, два элемента И, два двоичных умножителя, второй реверсивный счетчик, два блока определения старшего установленного разряда, элемент ИЛИ-НЕ. 3 ил.

Текст описания в факсимильном виде (см. графический материал)т

Формула изобретения

Множительно-делительное устройство, содержащее регистр, реверсивный двоичный счетчик, два элемента И, два двоичных умножителя, кодовый вход первого из которых соединен с кодовым входом устройства, а кодовый вход второго двоичного умножителя соединен с кодовыми выходами устройства и регистра, при этом частотные входы двоичных умножителей подключены к соответствующим входным шинам опорных частот, а входы широтно-импульсных сигналов первого и второго операндов устройства соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых объединены с выходами соответственно первого и второго двоичных умножителей, причем выход второго двоичного умножителя соединен с частотным выходом устройства, а выходы первого и второго элементов И подключены соответственно к суммирующему и вычитающему входам двоичного реверсивного счетчика, кодовый выход которого соединен с кодовым входом регистра, а прямой динамический вход записи регистра соединен со входом широтно-импульсного сигнала второго операнда устройства, отличающееся тем, что в устройство введены второй реверсивный двоичный счетчик, два блока определения старшего установленного разряда, элемент ИЛИ-НЕ, причем суммирующий и вычитающий входы второго двоичного реверсивного счетчика подключены соответственно к выходам первого и второго элементов И, а прямой динамический вход сброса второго двоичного реверсивного счетчика соединен со входом широтно-импульсного сигнала второго операнда устройства и с первым входом элемента ИЛИ-НЕ, второй вход которого подключен ко входу широтно-импульсного сигнала первого операнда устройства, а выход – ко входам разрешения выдачи блоков определения старшего установленного разряда, причем входы выбора этих блоков подключены соответственно первого – к инверсному, а второго – к прямому знаковым выходам второго двоичного реверсивного счетчика, n-i+1 старших кодовых выходов которого подключены к кодовым входам блоков определения старшего установленного разряда, причем к первому блоку – прямые, а ко второму – инверсные выходы, а выходы этих блоков подключены к весовым входам реверсивного двоичного счетчика, причем выходы первого блока – к суммирующим, а второго – к вычитающим, блок определения старшего установленного разряда содержит n-i+1 каскадно соединенных элементов И, входы которых подключены соответственно первые – ко входу выбора, вторые – ко входу разрешения выдачи, а третьи – к соответствующим разрядам кодового входа блока определения старшего установленного разряда, кроме того, к остальным инверсным входам элементов И подключены выходы всех предыдущих элементов И, соответствующих более старшим разрядам, причем эти выходы образуют кодовый выход блока определения старшего установленного разряда.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13, Рисунок 14, Рисунок 15, Рисунок 16, Рисунок 17, Рисунок 18, Рисунок 19, Рисунок 20


PC4A – Регистрация договора об уступке патента Российской Федерации на изобретение

(73) Патентообладатель(и):

Сафьянников Николай Михайлович

(73) Патентообладатель:

Общество с ограниченной ответственностью “Турбидиметек”

Дата и номер государственной регистрации перехода исключительного права: 12.01.2010 № РД0059084

Извещение опубликовано: 20.02.2010 БИ: 05/2010


Categories: BD_2222000-2222999