Патент на изобретение №2212092

(54) ЦИФРОВОЙ ФОРМИРОВАТЕЛЬ ЧЕТЫРЕХФАЗНОГО ГАРМОНИЧЕСКОГО КОЛЕБАНИЯ

(57) Реферат:

Изобретение относится к области радиотехники и может применяться в вычислительной технике. Достигаемый технический результат – устранение нежелательных отклонений фазы генерируемого сигнала. Цифровой формирователь гармонического колебания содержит стабилизированный кварцевый генератор фиксированной частоты, блок памяти, цифроаналоговый преобразователь, фильтр помех, сумматор, счетчик и генератор базового адреса. 1 табл., 2 ил.

Изобретение относится к области радиотехники и может применяться в вычислительной технике. Известен формирователь фазоманипулированных сигналов, описанный в а.с. 516174, Н 03 С 3/00, содержащий два фазовых манипулятора, два генератора и балансный модулятор. Недостатком этого устройства является необходимость точной настройки перечисленных элементов, необходимость использования дополнительных средств для сопряжения с цифровыми устройствами и ЭВМ.

Известно устройство для воспроизведения функций табличным методом, защищенное а. с. 1153320, G 06 F 1/02. Устройство содержит два блока памяти, дешифратор, регистры, логические элементы. Недостатком является большое количество используемых элементов, а также невозможность генерации манипулированных сигналов, закон манипуляции которых неизвестен заранее.

Наиболее близким к предлагаемому устройству является генератор сигналов произвольной формы, приведенный в книге Ю.В. Новикова, О.А. Калашникова, С. Э. Гуляева “Разработка устройств сопряжения для персонального компьютера типа IBМ PC”, М., ЭКОМ, 1998 г., стр.101, принятый за прототип.

Укрупненная структурная схема устройства-прототипа приведена на фиг.1, где обозначено:
1 – стабилизированный кварцевый генератор фиксированной частоты;
2 – цифровой сумматор, А и В – входы для подачи слагаемых;
3 – регистр адреса; С – вход синхронизирующих импульсов;
4 – блок памяти, С – синхронизирующий вход, А – код адреса, D – выход данных; 5 – цифроаналоговый преобразователь; 6 – фильтр помех.

Устройство-прототип содержит последовательно соединенные цифровой сумматор 2, регистр адреса 3, блок памяти 4, цифроаналоговый преобразователь 5 и фильтр помех 6, выход которого является аналоговым выходом устройства. Кроме того, содержит стабилизированный кварцевый генератор фиксированной частоты 1, выход которого соединен со входом С блока памяти 4. При этом выход регистра адреса 3 соединен со входом А цифрового сумматора 2, вход В которого является кодом частоты.

Работает устройство-прототип следующим образом. На вход “Код частоты” подается код коэффициента пропорциональности, который задает частоту дискретизации генерируемого сигнала. По тактовым импульсам от генератора 1 заданный код прибавляется к текущему адресу и записывается в регистр адреса 3. Число, записанное в регистр адреса 3, становится текущим адресом. Содержимое ячейки с текущим адресом выдается на вход цифроаналогового преобразователя 5, откуда, пройдя через фильтр помех 6, появляется на выходе устройства.

Недостатком устройства-прототипа является то, что при генерировании четырехфазного фазоманипулированного колебания с помощью описанного генератора в его блоке памяти необходимо запоминать коды выборок для всей информационной последовательности, манипулирующей фазу, либо перезаписывать блок памяти новыми выборками при каждой смене фазы. В первом случае требуется большое количество элементов памяти, а во втором случае перезапись сопровождается задержкой, что приводит к нежелательным отклонениям фазы генерируемого сигнала.

Для устранения указанного недостатка в устройство, содержащее последовательно соединенные стабилизированный кварцевый генератор фиксированной частоты, блок памяти, цифроаналоговый преобразователь и фильтр помех, выход которого является аналоговым выходом устройства, а также сумматор, выход которого соединен со входом А блока памяти, введен счетчик и генератор базового адреса. Причем, вход счетчика соединен с выходом стабилизированного кварцевого генератора фиксированной частоты, выход счетчика соединен со входом А сумматора, вход В которого соединен с выходом генератора базового адреса, входы B₁ и B₂ которого являются входами кода фазы. При этом выход блока памяти является цифровым выходом устройства.

Схема предлагаемого устройства приведена на фиг.2, где обозначено:
1 – стабилизированный кварцевый генератор фиксированной частоты;
2 – счетчик;
3 – генератор базового адреса;
4 – сумматор, А и В – входы кодов слагаемых; С – выход результата суммирования;
5 – блок памяти; С – вход тактовых импульсов; А – адресные входы; D – выходы данных;
6 – цифроаналоговый преобразователь;
7 – фильтр помех.

Предлагаемое устройство содержит последовательно соединенные стабилизированный кварцевый генератор фиксированной частоты 1, счетчик 2, сумматор 4, блок памяти 5, цифроаналоговый преобразователь 6 и фильтр помех 7, выход которого является аналоговым выходом устройства. Кроме того, содержит генератор базового адреса 3, входы B₁ и В₂ которого являются входами кода фазы, а выход блока 3 соединен со входом кода слагаемых В сумматора 4. При этом выход стабилизированного кварцевого генератора фиксированной частоты 1 соединен со входом тактовых импульсов С блока памяти 5, выход данных D которого является цифровым выходом устройства.

Работает предлагаемое устройство следующим образом. На входы B₁ и В₂ генератора базового адреса 3 подается код фазы выходного сигнала. На выходе генератора 3 появляется код адреса, задаваемого в соответствии с данными, приведенными в таблице.

Далее базовый адрес поступает на вход В сумматора 4, на вход А которого поступает код со счетчика 2, осуществляющего по тактовым импульсам от генератора 1 формирование смещения адреса памяти относительно базового адреса. В результате суммирования на входе А блока памяти 5 появляется код текущего адреса. В случае возникновения переполнения сумматора разряд переполнения отбрасывается.

На выходе блока памяти 5 появляется содержимое адресуемой ячейки, которое поступает на цифровой выход устройства, а также на вход цифроаналогового преобразователя 6. Аналоговый сигнал с выхода преобразователя 6, пройдя через фильтр помех 7, появляется на аналоговом выходе устройства.

Содержимое ячеек блока памяти 5 вычисляется по формуле:

где k – количество дискрет, на которое разбит период несущей частоты f₀; i – адрес ячейки памяти i=0,1…k-1; N_a – количество дискрет, на которое разбит диапазон значений, принимаемых выходным сигналом; intО – функция выделения целой части выражения в скобках.

Частота генератора 1 в k раз больше несущей частоты f₀. Коэффициент k является степенью двойки, но не менее чем 4.

Количество разрядов n адресного входа А вычисляется по формуле:
n = ББЦ (log₂(k)),
где ББЦ – функция определения ближайшего большего целого;
k – количество дискрет, на которое разбит период несушей частоты сигнала от генератора 1.

В блоке намети 5 хранится только один период несущей. Количество требуемых ячеек целиком определяется количеством дискрет k. Переключение фазы генерируемого сигнала осуществляется по первому тактовому импульсу генератора 1 после смены кода фазы на входе блока 3.

Формула изобретения

Цифровой формирователь гармонического колебания, содержащий последовательно соединенные стабилизированный кварцевый генератор фиксированной частоты, блок памяти, цифроаналоговый преобразователь и фильтр помех, выход которого является аналоговым выходом формирователя, а также сумматор, выход которого соединен с входом А блока памяти, отличающийся тем, что введены счетчик и генератор базового адреса, причем вход счетчика соединен с выходом стабилизированного кварцевого генератора фиксированной частоты, выход счетчика соединен со входом А сумматора, вход В которого соединен с выходом генератора базового адреса, входы В₁ и В₂ которого являются входами кода фазы, при этом выход блока памяти является цифровым выходом формирователя, а переключение фазы выходного сигнала осуществляется по первому тактовому импульсу стабилизированного кварцевого генератора фиксированной частоты после смены кода фазы на входе генератора базового адреса.

РИСУНКИ

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Дата прекращения действия патента: 28.03.2004

Извещение опубликовано: 20.04.2006 БИ: 11/2006