Патент на изобретение №2209506

Published by on

РОССИЙСКАЯ ФЕДЕРАЦИЯ

ФЕДЕРАЛЬНАЯ СЛУЖБА
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ,
ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ

(19)

(11)

2209506

(13)

(51) МПК ⁷
_{H03H17/00, G06F17/17}

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

Статус: по данным на 28.03.2011 – прекратил действие

(21), (22) Заявка: 2001111418/09, 25.04.2001

(24) Дата начала отсчета срока действия патента:

25.04.2001

(43) Дата публикации заявки: 20.04.2003

(45) Опубликовано: 27.07.2003

(56) Список документов, цитированных в отчете о
поиске:
ФАРИНА А. и др. Цифровая обработка радиолокационной информации. Сопровождение целей. – М.: Радио и связь, 1993, с.118. RU 94018154 A1, 20.03.1997. US 4752903 A, 21.06.1988. US 5383145 A, 17.01.1995. ВЕНГЕРОВ А.А. и др. Прикладные вопросы оптимальной линейной фильтрации. – М.: Энергоиздат, 1982, с.96.

Адрес для переписки:

344023, г.Ростов-на-Дону, ул. Маяковского, 50А, А.А. Фасоле

(71) Заявитель(и):

Костоглотов Андрей Александрович,
Фасоля Алексей Анатольевич

(72) Автор(ы):

Костоглотов А.А.,
Фасоля А.А.,
Кузнецов А.А.,
Черемисин А.И.,
Черных А.С.

(73) Патентообладатель(и):

Костоглотов Андрей Александрович,
Фасоля Алексей Анатольевич

(54) ЦИФРОВОЙ ИТЕРАТИВНЫЙ ФИЛЬТР

(57) Реферат:

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах цифровой обработки радиотехнических сигналов для решения задач оптимальной нелинейной фильтрации. Технический результат заключается в повышении точности оценки информационного процесса в измерительных системах. Цифровой итеративный фильтр содержит два блока формирования суммы, четыре блока формирования матричных функций, два блока формирования разности, две линии задержки, два блока коррекции, блок формирования и выдачи априорных данных. 5 ил.

Текст описания в факсимильном виде (см. графическую часть).

Формула изобретения

Цифровой итеративный фильтр, содержащий первый и второй блоки формирования матричных функций, первый блок коррекции, первый блок формирования разности, первый блок формирования суммы, первую линию задержки, причем выход первого блока формирования суммы соединен с информационным входом первого блока формирования матричной функции, выход которого соединен с информационным входом первой линии задержки, выход которой соединен со вторым информационным входом первого блока формирования суммы и информационным входом второго блока формирования матричной функции, выход которого соединен со вторым информационным входом первого блока формирования разности, выход которого соединен с первым информационным входом первого блока коррекции, выход которого соединен с первым информационным входом первого блока формирования суммы, отличающийся тем, что в него введены второй блок формирования разности, второй блок коррекции, блок формирования и выдачи априорных данных, второй блок формирования суммы, третий и четвертый блоки формирования матричных функций, вторая линия задержки, при этом первый, второй, третий и четвертый выходы блока формирования и выдачи априорных данных соединены соответственно со вторым, третьим, четвертым и пятым информационными входами первого и второго блоков коррекции, второй информационный выход первого блока коррекции соединен с восьмым информационным входом второго блока коррекции, выход которого соединен с первым информационным входом второго блока формирования суммы, выход которого является выходом устройства и соединен с информационным входом третьего блока формирования матричной функции, выход которого соединен с информационным входом второй линии задержки, выход которой соединен со вторым информационным входом второго блока формирования суммы, седьмым информационным входом второго блока коррекции и с информационным входом четвертого блока формирования матричной функции, второй информационный выход которого соединен с шестым информационным входом второго блока коррекции, а первый информационный выход соединен со вторым информационным входом второго блока формирования разности, выход которого соединен с первым информационным входом второго блока коррекции, выход первой линии задержки соединен также с седьмым информационным входом первого блока коррекции, а второй информационный выход второго блока формирования матричной функции соединен с шестым информационным входом первого блока коррекции, первый информационный вход первого блока формирования разности и первый информационный вход второго блока формирования разности являются входами устройства.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13, Рисунок 14, Рисунок 15, Рисунок 16, Рисунок 17

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Дата прекращения действия патента: 26.04.2003

Извещение опубликовано: 20.11.2004 БИ: 32/2004