Патент на изобретение №2202853
|
||||||||||||||||||||||||||
(54) УСТРОЙСТВО АВТОМАТИЧЕСКОГО ПОИСКА СИГНАЛОВ РАДИОСТАНЦИЙ
(57) Реферат: Изобретение относится к радиотехнике и может быть использовано в радиодиспетчерских пунктах мониторинга для анализа сигнальной обстановки и автоматического обнаружения сигналов радиостанций, постоянно сменяющих рабочие частоты. Достигаемый технический результат – повышение вероятности обнаружения сигналов в условиях непостоянства уровня принимаемой смеси сигнал + шум и частых сменах рабочих частот наблюдаемыми радиостанциями. Устройство автоматического поиска сигналов радиостанций включает приемник, формирователь управляющих сигналов, блок опорных частот, обнаружитель сигнала, содержащий аналого-цифровой преобразователь, цифровой частотный детектор, блок вычисления дисперсии мгновенной частоты, банк эталонных дисперсий мгновенной частоты, блок сравнения дисперсий мгновенной частоты. Обнаружение сигнала осуществляется на основе анализа значения дисперсии мгновенной частоты принимаемой смеси сигнал + шум, а именно сравнения значения рассчитанной в блоке вычисления дисперсии мгновенной частоты со значением эталонной дисперсии шума из банка эталонных дисперсий мгновенной частоты. 6 ил. Изобретение относится к радиотехнике и может быть использовано в радиодиспетчерских пунктах мониторинга для анализа за сигнальной обстановкой и автоматического обнаружения сигналов радиостанций, постоянно сменяющих рабочие частоты. Известно устройство для обнаружения и преобразования видеосигналов (см. авторское свидетельство СССР 856024, кл. МПК Н 04 В 3/46, 1981 г.), содержащее последовательно соединенные согласующий блок, ключ, интегратор, усилитель постоянного тока и ограничитель, другой вход которого соединен с выходом согласующего блока, а также первый элемент задержки и пиковый детектор, выход которого через формирователь опорного сигнала подключен к первому входу блока сравнения, второй вход которого соединен с выходом второго элемента задержки. Известно устройство для приема тональных частот (см. авторское свидетельство СССР 1720171, кл. МПК H 04 Q 1/46, 1989г.), содержащее согласующий блок, формирователь импульсов, формирователь запускающих импульсов, генератор тактовых импульсов, два счетчика, два элемента И, два постоянных запоминающих блока, два счетчика, элемент ИЛИ, регистр, блок сравнения. Также известно устройство автоматического поиска каналов радиосвязи (см. авторское свидетельство СССР 1515373, кл. МПК Н 04 В 1/10, 1989 г.), содержащее блок опорных частот, приемник, преобразователь сигналов, регистр, формирователь управляющих сигналов, демультиплексор, К дополнительных регистров, мультиплексор, индикатор, распределитель, блок сравнения, блок начальной установки. Аналоги имеют низкую вероятность обнаружения вследствие использования фиксированного энергетического порога принятия решения в пользу наличия сигнала в принимаемой смеси сигнал + шум в условиях непостоянства уровня принимаемого суммарного сигнала. Наиболее близким по своей технической сущности к заявленному устройству (прототипом) является устройство по международной заявке WO/92/22147, кл. Н 04 В 1/40, содержащее приемник с автоматическим поиском частот радиосвязи, обнаружитель сигнала, генератор опорных частот, формирователь управляющего сигнала. Недостатком прототипа является низкая вероятность обнаружения сигнала при частых сменах наблюдаемой радиостанцией рабочих частот в условиях непостоянства уровня принимаемой смеси сигнал + шум. Технической задачей изобретения является повышение вероятности обнаружения сигналов в условиях непостоянства уровня принимаемой смеси сигнал + шум при сменах рабочих частот наблюдаемыми радиостанциями за счет введения связи низкочастотного выхода радиоприемника с информационным входом обнаружителя сигнала и связи командного выхода формирователя управляющих сигналов с входом дистанционного управления приемником и входом “начальная установка” обнаружителя сигнала. Поставленная задача решается тем, что в устройство автоматического поиска сигналов радиостанций, содержащее приемник, выход демодулированного сигнала которого подключен к информационному входу обнаружителя сигналов, командный выход которого подключен к командному входу формирователя управляющих сигналов, выход сигнала кода фиксированной частоты которого подключен к управляющему входу блока опорных частот, выход которого подключен к гетеродинному входу приемника, введены связи: низкочастотный выход приемника подключен к информационному входу обнаружителя сигнала, командный выход формирователя управляющих сигналов подключен к входу дистанционного управления приемником и входу “начальная установка” обнаружителя сигнала. Причем обнаружитель сигнала состоит из аналого-цифрового преобразователя, цифрового частотного детектора, блока вычисления дисперсии мгновенной частоты, банка эталонных дисперсий мгновенной частоты и блока сравнения дисперсий мгновенной частоты. Вход аналого-цифрового преобразователя является информационным входом обнаружителя сигнала, к выходу которого подключен вход цифрового частотного детектора. Выход цифрового частотного детектора подключен к входу блока вычисления дисперсии мгновенной частоты. Выход блока вычисления дисперсии подключен к первому входу блока сравнения дисперсий мгновенной частоты. Ко второму входу блока сравнения дисперсий подключен выход банка эталонных дисперсий мгновенной частоты, вход которого является входом “начальная установка” обнаружителя сигнала. Выход блока сравнения дисперсий мгновенной частоты является командным выходом обнаружителя сигналов. Заявленное устройство поясняется чертежами, где на фиг.1 – общая структурная схема заявленного устройства; на фиг.2 – схема формирователя управляющих сигналов; на фиг.3 – схема цифрового частотного детектора; на фиг.4 – схема блока вычисления дисперсии мгновенной частоты; на фиг.5 – схема банка эталонных дисперсий мгновенной частоты; на фиг.6 – схема блока сравнения дисперсий мгновенной частоты. Устройство содержит (фиг.1): – приемник 1; – обнаружитель сигнала 2; – формирователь управляющих сигналов 3; – блок опорных частот 4. Обнаружитель сигнала 2 объединяет в себе аналого-цифровой преобразователь 5, цифровой частотный детектор 6, блок вычисления дисперсии мгновенной частоты 7, банк эталонных дисперсий мгновенной частоты 8, блок сравнения дисперсий мгновенной частоты 9. Низкочастотный выход 1.3 приемника 1 соединен с входом 5.1 аналого-цифрового преобразователя 5. Выход 5.2 аналого-цифрового преобразователя 5 соединен с входом 6.1 цифрового частотного детектора 6. Выход 6.2 цифрового частотного детектора 6 соединен с входом 7.1 блока вычисления дисперсии мгновенной частоты 7. Выход 7.2 блока вычисления дисперсии мгновенной частоты 7 соединен с первым входом 9.1 блока сравнения дисперсий мгновенной частоты 9. Второй вход 9.2 блока сравнения дисперсий мгновенной частоты 9 соединен с выходом 8.2 банка эталонных дисперсий мгновенной частоты 8, вход 8.1 которого соединен с командным выходом 3.2 формирователя управляющих сигналов 3. Выход 9.3 блока сравнения дисперсий мгновенной частоты обнаружителя сигнала 9 соединен с командным входом 3.1 формирователя управляющих сигналов 3. Командный выход 3.2 формирователя управляющих сигналов 3 соединен с входом дистанционного управления 1.2 приемником 1 и входом “Начальная установка” 8.1 обнаружителя сигнала 2. Выход сигнала кода фиксированной частоты 3.3 формирователя управляющих сигналов 3 соединен с управляющим входом 4.1 блока опорных частот 4, выход 4.2 которого соединен с гетеродинным входом 1.1 приемника 1. Номерам входов/выходов некоторых блоков соответствуют следующие названия: – вход 1.1 приемника 1 – гетеродинный вход приемника; – вход 1.2 приемника 1 – вход дистанционного управления приемником; – выход 1.3 приемника 1 – низкочастотный выход приемника; – вход 3.1 формирователя управляющих сигналов 3 – командный вход формирователя управляющих сигналов; – выход 3.2 формирователя управляющих сигналов 3 – командный выход формирователя управляющих сигналов; – выход 3.3 формирователя управляющих сигналов 3 – выход сигнала кода фиксированной частоты формирователя управляющих сигналов; – вход 4.1 блока опорных частот 4 – управляющий вход блока опорных частот, – вход 5.1 аналого-цифрового преобразователя 5 – информационный вход обнаружителя сигнала; – вход 8.1 банка эталонных дисперсий мгновенной частоты 8 – вход “начальная установка” обнаружителя сигнала; – вход 9.1 блока сравнения дисперсий мгновенной частоты 9 – первый вход блока сравнения дисперсий мгновенной частоты; – вход 9.2 блока сравнения дисперсий мгновенной частоты 9 – второй вход блока сравнения дисперсий мгновенной частоты; – выход 9.3 блока сравнения дисперсий мгновенной частоты 9 – командный выход обнаружителя сигнала. В качестве блока опорных частот 4 и приемника 1 можно использовать серийно выпускаемое радиоприемное устройство Р-399А “Катран” или IC-R8500, где данные блоки технически реализованы. Формирователь управляющих сигналов 3 может быть реализован по схеме, показанной на фиг.2. Схема включает генератор 10, логический элемент ИЛИ 11, дешифратор 12. Выход генератора 10 соединен с первым входом элемента ИЛИ 11. Второй вход элемента ИЛИ 11 является входом 3.1 формирователя управляющих сигналов 3. Выход элемента ИЛИ 11 является выходом 3.3 формирователя управляющих сигналов 3. Вход дешифратора 12 соединен с ключами, позволяющими устанавливать одну из трехразрядных двоичных комбинаций. М-разрядный выход дешифратора 12 является выходом 3.2 формирователя управляющих сигналов 3. В качестве генератора 10 может быть применен любой кварцевый генератор прямоугольных импульсов требуемой частоты. Логический элемент ИЛИ 11 и дешифратор 12 могут быть реализованы на микросхемах серии К133, К134, К155, К555, К176, К561, К564. В качестве аналого-цифрового преобразователя 5 обнаружителя сигнала 2 может быть применен аналого-цифровой преобразователь последовательного или параллельного действия, реализуемый на одной из микросхем серии К1108, МР7581, К1107, МР7683, МР7684. Цифровой частотный детектор 6 может быть реализован по схеме, показанной на фиг.3. В частности, схема включает восемь элементов задержки 13, 16, 17, 18, 19, 20, 21, 22; четыре сумматора 14, 15, 28, 29; пять перемножителей 23, 24, 25, 26, 27; делитель 30 и устройство, реализующее преобразование F(x)= arctg(x) 31. Вход 6.1 элементов задержки 13, 16, является входом цифрового частотного детектора 6. Первый выход элемента задержки 13 соединен с первым входом сумматора 14. Второй выход элемента задержки 13 соединен с входами элементов задержки 17, 19 и вторым входом перемножителя 24. Выход элемента задержки 17 соединен со вторым входом сумматора 14. Выход сумматора 14 соединен со вторым входом перемножителя 23 и входом элемента задержки 20, выход которого соединен с первым входом перемножителя 24. Выход элемента задержки 19 соединен с первым входом перемножителя 23, выход которого соединен с первым входом сумматора 28. Выход перемножителя 24 соединен с входом умножителя на “-1” 27, выход которого соединен со вторым входом перемножителя 28. Выход перемножителя 28 соединен с первым входом делителя 30. Первый выход элемента задержки 16 соединен с первым входом сумматора 15. Второй выход элемента задержки 16 соединен с входами элементов задержки 18, 22 и вторым входом перемножителя 26. Выход элемента задержки 18 соединен со вторым входом сумматора 15. Выход сумматора 15 соединен со вторым входом перемножителя 25 и входом элемента задержки 21, выход которого соединен с первым входом перемножителя 25. Выход элемента задержки 22 соединен с первым входом перемножителя 26, выход которого соединен со вторым входом сумматора 29. Выход перемножителя 25 соединен с первым входом перемножителя 29. Выход перемножителя 29 соединен со вторым входом делителя 30. Выход делителя 30 соединен с входом устройства, реализующего преобразование F(x)=arctg(x) 31. Выход устройства 31 является выходом цифрового частотного детектора. В качестве элементов задержки могут быть использованы регистры памяти, реализованные на микросхемах К155, К531, К555, К561. Все остальные элементы могут быть выполнены на комбинационных сумматорах и реализованы на микросхемах серии К 155, К500, К555, К561. Блок вычисления дисперсии мгновенной частоты 7 может быть реализован по схеме, показанной на фиг.4. В частности, схема включает три элемента задержки 32, 33, 40; четыре сумматора 34, 35, 41, 42; два делителя 36, 43; перемножитель 37; счетчик 38; дешифратор 39. Вход элемента задержки 32, 33, дешифратора 39 и первый вход сумматора 34 являются входом 7.1 блока вычисления дисперсии мгновенной частоты 7. Выход дешифратора 39 соединен с входом счетчика 38. Выход элемента задержки 32 соединен со вторым входом сумматора 34. Выход сумматора 34 соединен с первым входом делителя 36, второй вход которого соединен с первым выходом счетчика 38. Выход элемента задержки 33 соединен с первым входом сумматора 35, второй вход которого соединен с выходом делителя 36. Выход сумматора 35 соединен с первым и вторым входами перемножителя 37, выход которого соединен с входом элемента задержки 40 и вторым входом сумматора 42. Первый вход сумматора 42 соединен с выходом элемента задержки 40. Выход счетчика 38 соединен с входом сумматора (вычитатель “-1”) 41, выход которого соединен со вторым входом делителя 43. Первый вход делителя 43 соединен с выходом сумматора 42. Выход делителя 43 является выходом 7.2 блока вычисления дисперсии мгновенной частоты 7. В качестве элементов задержки могут быть использованы регистры памяти, реализованные на микросхемах серии К155, К531, К555, К561. Дешифратор 39 может быть реализован на микросхемах серии К155, К555, К561, К564. Счетчик 38 может быть реализован на микросхемах серии К155, К500, К531, К555, К561. Все остальные элементы могут быть выполнены на комбинационных сумматорах и реализованы на микросхемах серии К155, К500, К555, К561. Банк эталонных дисперсий мгновенной частоты 8 может быть реализован по схеме, показанной на фиг. 5. Схема включает шифратор 44 и цифроаналоговый преобразователь 45. М-разрядный вход шифратора 44 является входом 8.1 банка эталонных дисперсий мгновенной частоты 8 (входом “начальная установка” обнаружителя сигнала 2). Выход шифратора 44 соединен М-разрядной шиной с входом цифроаналогового преобразователя 45, выход которого является выходом 8.2 банка эталонных дисперсий мгновенной частоты 8. Шифратор 44 может быть реализован на микросхемах серии К500, К555. Цифроаналоговый преобразователь 45 может быть реализован на микросхемах серии К572, К594, МР7628, МР7633. Блок сравнения дисперсий мгновенной частоты 9 может быть реализован по схеме, показанной на фиг.6. Схема включает цифроаналоговый преобразователь 46 и компаратор 47. М-разрядный вход цифроаналогового преобразователя 46 является первым входом 9.1 блока сравнения дисперсий мгновенной частоты 9, выход которого соединен с первым входом компаратора 47. Второй вход компаратора является вторым входом 9.2 блока сравнения дисперсий мгновенной частоты 9. Выход компаратора 47 является выходом 9.3 блока сравнения дисперсий мгновенной частоты 9 (командным выходом обнаружителя 2). Цифроаналоговый преобразователь 46 может быть реализован на микросхемах серии К572, К594, МР7628, МР7633. Компаратор 47 может быть реализован на микросхемах серии К521, К554. В целом обнаружитель сигналов может быть реализован на цифровом сигнальном процессоре Starter Kit (TMS320C5x) фирмы Texas Instruments. Заявленное устройство автоматического поиска сигналов радиостанций работает следующим образом. Приемник последовательно сканирует контролируемые частоты. Обнаружитель сигнала принимает решение о наличии или отсутствии сигнала радиостанции на контролируемой частоте. В случае обнаружения сигнала формирователь управляющих сигналов формирует управляющий сигнал на блок опорных частот об остановке процесса сканирования по частотам. Обнаружитель сигнала постоянно контролирует наличие сигнала на частоте. Работа устройства автоматического поиска сигналов радиостанций по структурной схеме. Приемник 1 обеспечивает прием сигналов на фиксированных частотах. С низкочастотного выхода приемника 1 принимаемый сигнал поступает на вход 5.1 аналого-цифрового преобразователя 5 обнаружителя сигнала 2, обеспечивающего преобразование аналогового сигнала в соответствующий цифровой код. Цифровой код с выхода 5.2 аналого-цифрового преобразователя 5 поступает на вход 6.1 цифрового частотного детектора 6, который вырабатывает на выходе 6.2 цифровой код, пропорциональный отклонению частоты входного значения от среднего значения. Полученный код поступает на вход 7.1 блока вычисления дисперсии мгновенной частоты 7, где вычисляется дисперсия мгновенной частоты принимаемого сигнала. Полученное значение сравнивается в блоке сравнения дисперсий мгновенной частоты 9 с дисперсией мгновенной частоты шума, которое формируется в банке эталонных дисперсий мгновенной частоты 8. Выбор конкретного значения дисперсии мгновенной частоты шума обусловлен кодовой комбинацией, поданной с формирователя управляющих сигналов 3, в зависимости от выбранной ширины анализируемой полосы частот и выставленной на приемнике 1. Если сигнал обнаружен, то на выходе 9.3 обнаружителя 2 формируется логическая единица, в противном случае – логический ноль. При наличии на вновь настроенной частоте полезного сигнала на выходе 3.3 формирователя управляющих сигналов 3 формируется логическая единица, которая запрещает дальнейшую перестройку приемника 1 по частотам. В случае отсутствия сигнала или его пропадания на рабочей частоте на выходе 3.3 формирователя управляющих сигналов 3 формируется логический ноль, разрешающий дальнейшую перестройку по частотам приемнику 1. Блок опорных частот 4 обеспечивает формирование высокостабильных колебаний для приема сигналов на фиксированных частотах. Вход блока опорных частот 4 – цифровой. На этот вход поступает кодовая комбинация с выхода 3.3 формирователя управляющих сигналов 3. На выход блока опорных частот 4 поступают высокостабильные колебания для обеспечения приема на фиксированных частотах. Высокостабильные колебания, соответствующие i-й фиксированной частоте с выхода блока опорных частот 4 подаются на гетеродинный вход приемника 1. Формирователь управляющих сигналов 3 работает следующим образом. В зависимости от выбранной ширины анализируемой полосы частот переключателями выставляется одна из двоичных трехразрядных комбинаций, которая поступает на вход дешифратора 12. На выходе дешифратора 12 формируется М-разрядное двоичное число, которое подается на вход дистанционного управления 1.2 приемника 1 для подключения в тракте приема 1 фильтра с соответствующей полосой пропускания. М-разрядное двоичное число также подается на вход “Начальная установка” 8.1 обнаружителя сигнала 2 для формирования эталонного значения дисперсии шума в банке эталонных дисперсий мгновенной частоты 8. Генератор 10 вырабатывает последовательность импульсов частотой, равной времени анализа одной фиксированной частоты. Время анализа одной фиксированной частоты соответствует длительности одной манипуляционной посылки сигнала принимаемой передачи. Выход генератора 10 подключен к первому входу элемента ИЛИ 11. На второй вход элемента ИЛИ 11 поступают нулевой или единичный уровни с выхода 9.3 блока сравнения 9 обнаружителя 2. Выход элемента ИЛИ 11 соединен с входом 4.1 блока опорных частот 4. При появлении на входах элемента ИЛИ 11 единичного уровня с выхода 9,3 блока сравнения 9 и/или генератора 10 на выходе элемента ИЛИ 11 формируется единичный уровень, который подается на вход блока опорных частот 4 и фиксирует настройку приемника 1 на i-й фиксированной частоте. Если на входах элемента ИЛИ 11 нулевой уровень, то на выходе формируется логический ноль, который подается на вход блока опорных частот 4, разрешая перестройку приемника 1 по частотам. Работа обнаружителя сигнала 2. С низкочастотного выхода приемника 1 принимаемый сигнал поступает на вход 5.1 аналого-цифрового преобразователя 5, обеспечивающего преобразование аналогового сигнала в соответствующий цифровой код. Цифровой код с выхода 5.2 аналого-цифрового преобразователя 5 поступает на вход 6.1 цифрового частотного детектора 6. Цифровой частотный детектор 6 работает следующим образом. Цифровой код поступает на две ветви, представляющие собой самостоятельные детекторы. Наличие в составе двух детекторов и делителя 30 позволяют добиться независимости выходных значений цифрового частотного детектора от амплитуды принимаемого сигнала на его входе и, следовательно, повысить точность измерения частоты. Элементы задержки 13, 17 (16, 18) и сумматор 14 (15) реализуют фазорасщепитель сигнала на 90o, выполненный в виде нерекурсивного фильтра на основе преобразователя Гильберта. На выходах фазорасщепителя (выход элемента задержки 13 (16) и сумматора 14 (15)) входной сигнал представлен в виде квадратурных составляющих, поступающих на перемножители 23, 24 (25, 26). С выходов перемножителей данные поступают на сумматоры 28 (29). Результаты суммирования поступают на делитель 30 с целью устранения паразитического влияния амплитуды принимаемого сигнала на точность измерения частоты. Устройство 31 реализует преобразование вида arctg(x), в результате которого цифровой код на выходе 6.2 цифрового частотного детектора 6 пропорционален частоте принимаемого сигнала. Блок вычисления дисперсии мгновенной частоты 7 работает следующим образом. Дешифратор 39 и счетчик 38 реализуют подсчет числа значений мгновенной частоты, поступающих с цифрового частотного детектора 6. Элемент задержки 32, сумматор 34 и делитель 36 реализуют вычисление математического ожидания мгновенной частоты принимаемого сигнала. На сумматоре 35 реализуется операция разности между текущим значением мгновенной частоты и математическим ожиданием, результат которого возводится в квадрат на перемножителе 37. Элемент задержки 40 и сумматор 42 реализуют операцию суммирования результатов перемножения. На сумматоре 41 из числа значений мгновенной частоты вычитается единица с целью вычисления несмещенной оценки дисперсии мгновенной частоты, значение которой получается на выходе делителя 43. Банк эталонных дисперсий мгновенной частоты 8 работает следующим образом. С выхода 3.2 формирователя управляющих сигналов 3 на вход шифратора 44 подается М-разрядный двоичный код, который преобразуется в М-разрядное двоичное число, поступающее на вход цифроаналогового преобразователя 45. На выходе цифроаналогового преобразователя 45 согласно М-разрядному двоичному числу формируется напряжение, которое подается на вход 9.2 блока сравнения дисперсий мгновенной частоты 9. Блок сравнения дисперсий мгновенной частоты 9 работает следующим образом. С выхода 7.2 блока вычисления дисперсии мгновенной частоты 7 на вход цифроаналогового преобразователя 46 подается М-разрядное двоичное число, которое преобразуется в соответствующее напряжение на выходе цифроаналогового преобразователя 46. Полученное напряжение подается на первый вход компаратора 47. На второй вход компаратора 47 подается напряжение с выхода цифроаналогового преобразователя 45 блока вычисления дисперсии мгновенной частоты 8. На компараторе 47 происходит сравнение напряжений. Если напряжения равны (равенство дисперсии мгновенной частоты принимаемого сигнала и эталонной дисперсии мгновенной частоты шума), то на выходе компаратора 47 формируется логический ноль, свидетельствующий об отсутствии полезного сигнала в принимаемой смеси сигнал + шум. Если напряжение на первом входе компаратора 47 меньше напряжения на втором входе (дисперсия мгновенной частоты принимаемого сигнала меньше эталонной дисперсии мгновенной частоты шума), то на выходе компаратора 47 формируется логическая единица, свидетельствующая о наличии полезного сигнала в принимаемой смеси сигнал + шум. Заявляемое устройство обеспечивает поиск сигналов радиостанций, часто сменяющих рабочие частоты, в условиях непостоянства уровня принимаемой смеси сигнал + шум с высокой вероятностью обнаружения. Использованная литература 1. Ван Трис Г. Теория обнаружения, оценок и модуляции, Том 1. Теория обнаружения, оценок и линейной модуляции. Нью-Йорк, 1968. Пер. с англ., под ред. проф. В.И. Тихонова. М.: Советское радио, 1972, 744 с. 2. Статистическая теория и методология в науке и технике. К.А. Браунли. Перевод с английского М.С. Никулина, под редакцией Л.Н. Большева. Главная редакция физико-математической литературы изд-ва “Наука”, М., 1977. 3. Справочник по цифровой схемотехнике. В.И. Зубчук, В.П. Сигорский, А. Н. Шкурко. – К.: Техника. 1990. – 448 с. Формула изобретения
РИСУНКИ
MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе
Дата прекращения действия патента: 11.04.2003
Номер и год публикации бюллетеня: 18-2004
Извещение опубликовано: 27.06.2004
|
||||||||||||||||||||||||||
