Патент на изобретение №2200974

(54) СПОСОБ ОПРЕДЕЛЕНИЯ ОТНОШЕНИЯ НАПРЯЖЕНИЙ

(57) Реферат:

Изобретение относится к электронике и может быть использовано при обработке аналоговых сигналов. Техническим результатом является повышение скорости обработки операндов, которое достигается тем, что задают точность деления, делят напряжение операнда-делителя на заданную точность, сравнивают полученное частное с напряжением операнда-делимого, кодируют результат, при этом сравнивают напряжения-операнды, в качестве операнда-делителя выбирают наибольшее напряжение, суммируют полученное частное с самим собой до величины наибольшего напряжения, сравнивают полученные частичные суммы с меньшим напряжением, а искомое отношение определяют по результату сравнения напряжений-операндов и коду максимальной частичной суммы, не превышающей меньшее напряжение. 1 ил.

Изобретение относится к электронике и может быть использовано при обработке аналоговых сигналов.

Известен способ определения отношения напряжений, реализованный в устройстве для деления двух напряжений, заключающийся в том, что напряжения делимого и делителя поочередно преобразуются аналого-цифровым преобразователем в код, затем в последовательность импульсов, которые направляются на соответствующий счетчик записи делимого и делителя, где подсчитываются и записываются в цифровой форме, а затем подаются на блоки поразрядного сравнения, где сравниваются поразрядно. При этом генерируют импульсы сравнения делителя и делимого, направляют их на соответствующие счетчики импульсов сравнения делителя и делимого, подсчитывают количество импульсов в каждом счетчике, при равенстве количества импульсов делителя в счетчике импульсов сравнения делителя с количеством импульсов, записанных в счетчике записи делителя, формируют импульс счета, затем обнуляют счетчик импульсов сравнения делителя, и повторяют процесс до тех пор, пока количество импульсов делимого не станет равно числу, записанному в счетчике записи делимого, а величину частного от деления определяют по количеству импульсов счета (1).

Недостатками этого способа является низкая скорость деления, так как последовательная обработка операндов занимает относительно много времени, его сложность, а также то, что он позволяет делить напряжения только в том случае, когда напряжение делимого больше напряжения делителя.

Известен способ определения отношения напряжений, заключающийся в том, что преобразуют напряжения – делимое и делитель в первое и второе пропорциональные напряжения, формируют опорное напряжение, величина которого превышает максимальную величину сопоставляемых напряжений, причем изменяют первое пропорциональное напряжение до момента сравнения с опорным напряжением, в момент сравнения фиксируют первый коэффициент преобразования напряжения – делимого, коэффициент преобразования напряжения – делителя выбирают равным первому коэффициенту преобразования, изменяют второе пропорциональное напряжение до момента сравнения с опорным напряжением, в момент сравнения фиксируют коэффициент изменения второго пропорционального напряжения, который равен соотношению напряжений делимого и делителя (2).

Недостатком этого способа является низкая скорость обработки сигналов, поскольку последовательная обработка операндов занимает относительно большое время, а также сложность его реализации. Кроме того, он позволяет делить напряжения только в том случае, когда напряжение – делимое больше напряжения – делителя.

Известен способ определения отношения аналоговых сигналов, заключающийся в том, что исходя из требуемой точности устанавливают максимальный коэффициент деления (минимальный коэффициент передачи дискретного делителя), делят напряжение – делитель на этот коэффициент, сравнивают полученное частное с напряжением – делимым, при превышении напряжения – делимого над частным уменьшают коэффициент деления, и последовательно повторяют операции деления напряжения – делимого и сравнения полученного частного с напряжением – делимым до превышения частного над напряжением – делимым, задают вес каждому коэффициенту деления, кодируют этот вес и по коду последнего коэффициента деления определяют искомую величину отношения (3).

Недостатком этого способа является его относительно низкая скорость определения отношения, поскольку необходимо последовательно изменять коэффициент деления и производить операции деления и сравнения, анализировать результат сравнения и принимать решение о последующем изменении коэффициента деления все время до получения искомого отношения. Кроме того, таким способом можно делить только сигналы только в случае, если напряжение – делитель больше напряжения – делимого.

Недостатком этого способа является и то, что округление результата деления производится с избытком, что не позволяет использовать его для решения задач, при которых необходимо, чтобы отношение сигналов не превышало заданной величины. Кроме того, поскольку изменяется коэффициент деления, то изменяется и входное сопротивление реализующей данный способ схемы по входу напряжения – делителя, причем величина этого входного сопротивления заранее неизвестна, что приводит к дополнительным погрешностям определения отношения кроме ошибки квантования напряжения – делителя.

Решаемой задачей является повышение быстродействия и расширение диапазона за счет возможности определения отношения напряжений независимо от соотношения напряжения – делимого и напряжения – делителя.

Решение задачи достигается тем, что в способе определения отношения напряжений, заключающемся в том, что задают точность деления, делят напряжение операнда-делителя на заданную точность, сравнивают полученное частное с напряжением операнда-делимого, кодируют результат, при этом сравнивают напряжения-операнды, в качестве операнда-делителя выбирают наибольшее напряжение, суммируют полученное частное с самим собой до величины наибольшего напряжения, сравнивают полученные частичные суммы с меньшим напряжением, а результат деления аналоговых сигналов определяют по результату сравнения напряжений-операндов и коду максимальной частичной суммы, не превышающей меньшее напряжение.

Предлагаемый способ реализуется устройством, блок-схема которого представлена на чертеже.

Сначала задают точность деления К. Если задана относительная погрешность деления “а”, то определяют точность как величину, обратную относительной погрешности, причем
К=1/а, если 1/а – целое, и К=int(1/a)+1 в противном случае,
int(…) – целая часть выражения, заключенного в скобках.

Устройство содержит блок 1 сравнения и коммутации, блок 2 делителя-сумматора, блок 3 компараторов, блок 4 кодирования.

Блок 1 сравнения и коммутации содержит схему 5 сравнения, схемы 6-9 коммутации аналоговых сигналов, схемы 10, 11 ИЛИ.

Блок 2 делителя-сумматора выполнен на К резисторах R₁-R_k, блок компараторов содержит К компараторов А₁-А_k.

Блок 4 кодирования может быть выполнен на дешифраторе, постоянном запоминающем устройстве или просто на светодиодах (V₁-V_k, V_d).

Первый вход блока 1 сравнения и коммутации является входом сигнала-делителя, а второй – сигнала-делимого. Первый выход блока 1 сравнения и коммутации подключен к входу блока 2 делителя-сумматора.

Первые К выходов блока 2 делителя-сумматора подключены соответственно к первым К входам блока 3 компараторов. Второй выход блока 1 сравнения и коммутации подключен к К+1-му входу блока 3 компараторов, первые К выходов которого подключены соответственно к первым К входам блока 4 кодирования. Третий выход блока 1 сравнения подключен к К+1-му входу блока 4 кодирования.

Первый вход блока 1 сравнения и коммутации является первым входом схемы 5 сравнения и первыми входами схем 6, 7 коммутации аналоговых сигналов. Второй вход блока 1 сравнения и коммутации является вторым входом схемы 5 сравнения и первыми входами схем 8, 9 коммутации аналоговых сигналов. Первый (прямой) выход схемы 5 сравнения подключен к вторым входам схем 6, 8 коммутации аналоговых сигналов, а второй (инверсный) подключен ко вторым входам схем 7, 9 коммутации аналоговых сигналов. Выход схемы 6 коммутации аналоговых сигналов подключен к первому входу схемы 11 ИЛИ, ко второму входу которого подключен выход схемы 9 коммутации аналоговых сигналов. Выход схемы 7 коммутации аналоговых сигналов подключен к первому входу схемы 10 ИЛИ, ко второму входу которой подключен выход схемы 8 коммутации аналоговых сигналов. Выходы схем 10 и 11 ИЛИ являются соответственно первым и вторым выходами блока 1 сравнения и коммутации, третьим выходом которого является первый выход схемы 5 сравнения.

Первые К входов блока 3 компараторов являются первыми входами соответствующих К компараторов, вторые входы которых объединены и являются К+1 входом блока 3 компараторов. Выходы К компараторов А₁-A_k являются соответственно К выходами блока 3 компараторов. С выхода блока 4 кодирования информация может поступать на любое вычислительное устройство для дальнейшей обработки (не показано).

Устройство работает следующим образом.

На входы блока 1 сравнения и коммутации одновременно подают операнды: на первый вход – сигнал-делитель в виде напряжения U_a, а на второй вход – сигнал-делимое в виде напряжения U_В. В блоке 1 сравнения и коммутации происходит сравнение операндов, и больший по напряжению из операндов поступает с первого выхода на вход блока 2 делителя-сумматора, а меньший – на К+1-й вход блока 3 компараторов. При этом с третьего выхода блока 1 сравнения и коммутации на К+1-й вход блока 4 (светодиод V_d) кодирования поступает сигнал, содержащий информацию о результате сравнения операндов (например, логический ноль, если напряжение делителя не меньше напряжения делимого, и логическая единица в противном случае).

При этом блок 1 сравнения и коммутации работает следующим образом. При поступлении операндов схема сравнения 5 сравнивает их напряжения, и, если напряжение – делитель больше напряжения – делимого, на первом (прямом) выходе схемы 5 сравнения устанавливается логический ноль, а на втором (инверсном) – логическая единица. Логический ноль поступает на К+1-й вход блока 4 кодирования и на вторые входы схем 6, 8 коммутации аналоговых сигналов, при этом сигналы через эти схемы не проходят и на их выходе сигнал будет нулевым. На втором выходе схемы 5 сравнения будет стоять логическая единица, которая поступит на вторые входы схем 7, 9 коммутации аналоговых сигналов и разрешит проход сигналов через них. При этом напряжение – делитель пройдет через схему 7 коммутации аналоговых сигналов на схему 10 ИЛИ, далее на первый выход блока 1 сравнения и коммутации и, соответственно, на вход блока 2 делителя-сумматора. Обозначим напряжение, поступающее с первого выхода блока 1 сравнения и коммутации, U₁, а напряжение, поступающее со второго выхода, U₂, таким образом, в данном случае получаем U₁=U_A, U₂=U_В. Напряжение – делимое пройдет соответственно через схему 9 коммутации аналоговых сигналов на второй вход схемы 11 ИЛИ, далее на второй выход блока 1 сравнения и коммутации и, соответственно, на К+1-й вход блока 3 компараторов.

В блоке 2 делителя-сумматора сигнал U_l резисторами R₁-R_k делится на К равных частей (на каждом резисторе будет падение напряжения, равное U₁/K), полученное частное суммируется с самим собой на этих же резисторах. При этом полученные частные суммы изменяются от величины полученного частного до величины наибольшего напряжения.

Так, напряжение с выхода J-го резистора и, соответственно, с J-го выхода блока 2 делителя-сумматора будет равно U_J=U₁J/K (J=1, 2,…К).

Это напряжение, равное частичной сумме U_J, с выхода J-го резистора поступает на J-й вход блока 2 компараторов и, соответственно, на первый вход J-го компаратора, на второй вход которого поступает сигнал U₂ со второго выхода блока 1 сравнения и коммутации.

Поступившие сигналы параллельно сравниваются, и результат сравнения (логическая единица или логический ноль) поступает параллельно с каждого компаратора на соответствующий вход блока 3 кодирования.

В случае использования дешифратора в качестве блока кодирования каждому возможному результату сравнения присваивается свой, отличный от других, код.

В случае использования постоянного запоминающего устройства в его память заранее заносятся различные коды, соответствующие возможным результатам сравнения.

Блок 3 кодирования по проступившим на все К+1 входы логическим сигналам выдает код, соответствующий полученному результату деления.

Например, пусть задана относительная погрешность деления 0,1 (10%), соответственно К= 10. Тогда, если отношение напряжения – делимого к напряжению – делителя лежит в пределах 0,6-0,7, т.е. 0,62/U₁<0,7, то на выходах первых шести компараторов и, соответственно, на первых шести выходах блока 2 компараторов будет стоять логическая единица, а на остальных выходах – логический ноль, которые и поступают соответственно на первые К входов блока 3 кодирования. Поскольку напряжение – делитель больше напряжения – делимого, то с третьего выхода блока 1 сравнения и коммутации на К+1-й вход блока 3 кодирования поступит логический ноль. Соответственно блок 3 кодирования выдает результат деления 0,6. Это особенно просто и наглядно реализуется в случае использования в качестве кодирующего устройства линейки светодиодов, при этом загораются первые шесть светодиодов, а светодиод V_d, выдающий информацию о результате сравнения операндов, не горит, так как на него поступает логический ноль, следовательно, деление прямое и результат равен 0,6.

В случае, если напряжение – делитель меньше напряжения – делимого, то на первом (прямом) выходе схемы 5 сравнения установится логическая единица, а на втором (инверсном) – логический ноль. При этом напряжение – делитель пройдет через схему 6 коммутации, схему 11 ИЛИ на второй выход блока 1 сравнения и коммутации, а напряжение – делимое пройдет через схему 8 коммутации аналоговых сигналов, схему 11 ИЛИ на первый выход блока 1 сравнения и коммутации, и таким образом поменяются местами на выходе, теперь U₁=U_В, U₂=U_A. Результат сравнения в виде логической единицы поступает на К+1-й вход блока 4 кодирования (загорится светодиод V_d). Обработка сигналов U₁, U₂ блоками 2 делителя-сумматора и блока 3 компараторов производится так же, как и ранее изложено, однако блок 4 кодирования выдает результат, обратный отношению U₂/U₁, т.е. U₁/U₂, что дает U_B/U_A, что и требовалось сделать.

Таким образом, предлагаемый способ обладает более высоким быстродействием по сравнению с аналогами, поскольку обработка всех сигналов – делимого и делителя – ведется параллельно, а не последовательно, как в аналогах, и отсутствует повторение операций деления, сравнения и изменения коэффициента деления, как в прототипе. Способ расширяет диапазон операндов, поскольку позволяет делить сигналы при любых соотношениях напряжений. Способ также проще аналогов в реализации.

Кроме того, в отличие от прототипа, в предложенном способе производится округление результата деления с недостатком, что позволяет использовать его для решения задач, для которых отношения сигналов не должно превышать заданную величину. Предложенный способ свободен и от погрешности, связанной с неизвестным изменением входного сопротивления по входу сигнала-делителя в процессе определения отношения.

Литература
1. Устройство для деления двух напряжений. Авторское свидетельство СССР 485463, м. кл⁶. G 06 G 7/16, заявлено 27.03.74, опубликовано 25.09.75, бюллетень 35.

2. Способ определения отношения напряжений и устройство для его осуществления. Авторское свидетельство СССР 1327127, м. кл⁶. G 06 G 7/16, заявлено 19.09.85, опубликовано 30.07.87, бюллетень 28.

3. Жилинскас Р.-П.П. Измерители отношения и их применение в радиоизмерительной технике. – М.: Сов. Радио, 1975, с.153-156.

Формула изобретения

Способ определения отношения напряжений, заключающийся в том, что задают точность деления, делят напряжение операнда-делителя на заданную точность, сравнивают полученное частное с напряжением операнда-делимого, кодируют результат, отличающийся тем, что сравнивают напряжения-операнды, в качестве операнда-делителя выбирают наибольшее напряжение, суммируют полученное частное с самим собой до величины наибольшего напряжения, сравнивают полученные частичные суммы с меньшим напряжением, а искомое отношение определяют по результату сравнения напряжений-операндов и коду максимальной частичной суммы, не превышающей меньшее напряжение.

РИСУНКИ