Патент на изобретение №2183381

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

(57) Реферат:

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для преобразования аналогового напряжения в код. Техническим результатом является упрощение устройства, а также применение оптимальной процедуры подбора кода, учитывающей статистические характеристики преобразуемого сигнала. Устройство содержит делитель опорного напряжения, мультиплексоры, компараторы напряжения, регистр, генератор импульсов, триггер, формирователь кодов. 1 табл., 3 ил.

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для преобразования аналогового напряжения в код.

Известен АЦП последовательного приближения, содержащий схему сравнения, регистр последовательной аппроксимации, цифроаналоговый преобразователь (ЦАП), элемент И, генератор тактовых импульсов (Чернов В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. – М.: Машиностроение, 1988. – С.85, рис.57). АЦП последовательного приближения характеризуется следующими особенностями. В процессе подбора кода используется метод половинного деления, но принцип половинного деления не учитывает статистические характеристики входного аналогового сигнала. Процесс преобразования всегда длится N тактов, где N-разрядность АЦП.

Недостатком устройства является его низкое быстродействие, поскольку применяемый алгоритм подбора кода (половинное деление) оптимален лишь в случае, когда вероятности выходных кодов равны между собой.

Наиболее близким по технической сущности к предлагаемому устройству является N-разрядный АЦП считывания, содержащий делитель опорного напряжения, входы которого являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения, 2^N стробируемых компараторов напряжения (КН), первые входы которых объединены и являются третьим входом устройства, предназначенным для подачи входного преобразуемого напряжения, вторые входы компараторов напряжения подключены к соответствующим выходам делителя напряжения, а выходы соединены с информационными входами дешифратора, выходы которого подключены к первым входам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является первым входом управления выходным кодом, вторые входы остальных схем ИСКЛЮЧАЮЩЕЕ ИЛИ объединены и являются вторым входом управления выходным кодом, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к информационным входам регистра, выходы которого являются выходами устройства, стробирующие входы компараторов напряжения, дешифратора и регистра объединены и являются входом синхронизации работы устройства (Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение, – М.: Энергоатомиздат, 1990. – С.151, рис.3.17) (прототип).

Недостатком устройства является значительная сложность, т.к. для построения N-разрядного АЦП требуется 2^N компараторов и делитель напряжения, содержащий такое же количество одинаковых сопротивлений. При этом следует отметить, что наибольшую сложность при реализации подобных АЦП в интегральном исполнении представляет создание 2^N высокоточных компараторов напряжения.

Технический результат – упрощение устройства за счет уменьшения количества применяемых компараторов напряжения как представляющих наибольшую сложность при реализации АЦП в интегральном исполнении.

Поставленный технический результат достигается тем, что в N-разрядный АЦП, содержащий делитель опорного напряжения, входы которого являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения, М (М < 2^N) стробируемых компараторов напряжения, первые входы которых объединены и являются третьим входом устройства, предназначенный для подачи входного преобразуемого напряжения, регистр, введены М мультиплексоров, триггер, генератор импульсов и формирователь кодов, выходы делителя напряжения подключены к соответствующим входам мультиплексоров, выходы которых подключены ко вторым входам соответствующих компараторов напряжения, выходы которых соединены с первыми входами формирователя кодов, первая группа выходов которого является первыми выходами устройства и подключены к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра, первый вход триггера является четвертым входом устройства, выход триггера, являющийся вторым выходом устройства, подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со стробирующими входами компараторов напряжения и вторым управляющим входом регистра, первая группа выходов которого соединена с адресными входами первого мультиплексора и вторыми входами формирователя кодов, остальные группы выходов подключены к адресным входам соответствующих мультиплексоров, последний выход формирователя кодов подключен ко второму входу триггера.

Структурная схема предлагаемого устройства отличается от известного тем, что в него введены триггер, генератор импульсов, формирователь кодов и М мультиплексоров, которые являются стандартными узлами цифровой вычислительной техники и в реализации этих узлов в интегральном исполнении достигнуты значительные успехи. Однако, несмотря на то, что введенные блоки являются стандартными узлами цифровой вычислительной техники, их введение, а также появление новых функциональных связей между ними и существующими блоками дает возможность проявиться в устройстве новому свойству. А именно: АЦП более прост в реализации, особенно в монолитном интегральном исполнении, за счет уменьшения количества высокоточных компараторов напряжения. При этом в него введены М мультиплексоров и в данном случае они будут вносить наибольшую трудность в реализацию АЦП. Но, как известно, мультиплексор представляет собой набор аналоговых ключей, управляемых дешифратором. При использовании КМОП-технологии, высококачественные аналоговые ключи, представляющие собой проходной вентиль, могут быть созданы на кристалле очень просто и в больших количествах (Чернов В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. – М.: Машиностроение, 1988. – стр. 90, 20-25-я строка сверху).

Таким образом, по сравнению с прототипом предлагаемое устройство содержит меньшее количество высокоточных стробируемых компараторов напряжения, реализация которых представляет значительную сложность, и в то же время в него введены мультиплексоры (основную часть которых составляют высокоточные аналоговые ключи), реализация которых в интегральном исполнении представляет гораздо менее сложную задачу. То же самое можно сказать о формирователе кодов. Он может быть реализован как постоянное запоминающее устройство. Современные технологии позволяют создавать монолитные микросхемы памяти очень большого объема. Таким образом, предлагаемое устройство более просто в реализации.

Структурная схема АЦП приведена на фиг.1, где 1 – делитель опорного напряжения; 2 – мультиплексор; 3 – компаратор напряжения; 4 – регистр; 5 – генератор тактовых импульсов; 6 – триггер; 7 – формирователь кодов.

Делитель опорного напряжения 1 представляет собой 2^N последовательно соединенных одинаковых резистора. Мультиплексор 2 предназначен для подключения одного из выходов делителя опорного напряжения 1 к входу соответствующего компаратора напряжения 3. Номер подключаемого входа определяется кодом, подаваемым на адресные входы мультиплексора 2. Стробируемый компаратор напряжения 3 предназначен для сравнения напряжения, поступающего с выхода соответствующего мультиплексора 2 с входным преобразуемым напряжением. Регистр 4 предназначен для запоминания текущих кодов, поступающих с выхода формирователя кодов 7, в процессе подбора выходного кода. Генератор тактовых импульсов 5 предназначен для синхронизации работы устройства. По переднему фронту импульсов, поступающих с генератора 5, происходит фиксация состояния компараторов напряжения 3, по заднему фронту происходит запись в регистр 4 кодов с выходов формирователя кодов 7. Триггер 6 предназначен для фиксации начала процесса преобразования и его окончания. При подаче на его первый вход сигнала “ПУСК” триггер 6 устанавливается в единичное состояние, и начинается процесс преобразования. При появлении сигнала логической единицы на последнем выходе формирователя кодов 7 триггер 6 устанавливается в нулевое состояние и процесс преобразования заканчивается.

Формирователь кодов 7 предназначен для реализации процесса подбора кода в процессе преобразования. Рассмотрим процесс подбора кода на одном частном примере. Пусть разрядность АЦП равна четырем, и АЦП содержит два мультиплексора и соответственно два компаратора напряжения (М=2).

Процесс подбора кода можно изобразить в виде графа, изображенного на фиг.2.

В соответствии с фиг.2 первоначально на адресных входах первого мультиплексора 3 (верхнего по схеме) устанавливается код 9, а на адресных входах второго мультиплексора 3 (нижнего по схеме) устанавливается код 6 (верхняя корневая вершина). Благодаря мультиплексорам на вторых входах компараторов напряжения 3 установятся напряжения, соответствующие кодам 6 и 9. Обозначим через U_M1 напряжение на выходе первого мультиплексора и через U_M2 – напряжение на выходе второго мультиплексора. На выходах компараторов 3 при этом в зависимости от входного напряжения возможны три комбинации: 00 – когда входное напряжение U_BX меньше напряжения, поступающего как с первого, так и второго мультиплексоров 2 (U_BX < U_M1 и U_BX < U_M2); 10 – когда входное напряжение больше напряжения, поступающего со второго мультиплексора, но меньше напряжения, поступающего с первого мультиплексора (U_BX < U_M1 и U_BX > U_M2); 11 – когда входное напряжение больше напряжения, поступающего как с первого, так и второго мультиплексоров. Далее в зависимости от значения кодов на выходе компараторов напряжения 3 происходит переход по соответствующей дуге графа. Например, при коде 00 происходит переход к вершине 2-5, и соответственно на адресных входах мультиплексоров 2 должны быть установлены коды 2 (нижний мультиплексор) и 5 (верхний мультиплексор). Процесс подбора кода прекращается по достижении висячей вершины. В качестве выходного кода, соответствующего входному напряжению U_BX, берется код, указанный на фиг.2 в прямоугольниках.

В таблице показано, каким образом формирователь кодов 7 должен преобразовывать коды, поступающие на его входы.

Для примера рассмотрим 4, 5, 6 строки таблицы. В 4-м столбце таблицы везде стоит цифра 9. Это означает, что на первых выходах регистра 4, которые поступают на вторые входы формирователя кодов 7, установлен код, соответствующий цифре 9. При этом, если на выходе 1-го и 2-го компараторов будут нули (4-я строка таблицы), то на первых выходах формирователя кодов установится код, соответствующий числу 5 (4-я строка, 5-й столбец таблицы), а на вторых выходах установится код, соответствующий числу 2 (4-я строка, 6-й столбец таблицы). Т.е. организуется переход от вершины 6-9 к вершине 2-5 по дуге 00 (фиг. 2). В последнем столбце 4-й строки (соответствующей значению сигнала на последнем выходе формирователя кодов 7) в данном случае стоит ноль, что указывает, что висячая вершина не достигнута и процесс преобразования должен быть продолжен.

Формирователь кодов 7 может быть реализован с помощью постоянного запоминающего устройства или на программируемых логических матрицах.

Следует отметить, что процесс подбора кода не обязательно должен соответствовать тому, что изображен на фиг.2. Если известны вероятности появления отдельных кодовых комбинаций, то можно подобрать такую последовательность, которая обеспечивала бы минимум среднего времени преобразования или какого-либо другого критерия. Оптимальная последовательность кодов может быть найдена методами теории поиска (в данном случае производится поиск кодовой комбинации, соответствующей входному напряжению). Алгоритмы решения подобных задач рассмотрены, например, в книге “Пашковский Г.С. Задачи оптимального обнаружения и поиска отказов в РЭА. – М.: Радио и связь, 1981. – 280 с.”.

Рассмотрим работу устройства при выполнении процедуры подбора кода в соответствии с фиг.2 для следующего конкретного случая. Разрядность АЦП – N=4. Устройство содержит 2 мультиплексора и 2 компаратора (М=2). Опорное напряжение, подключенное к делителю опорного напряжения, равно 10 V. Для четырехразрядного АЦП в этом случае ступень квантования равна U = 10V/2⁴= 10V/16 = 0,625V. Это означает, что при подаче на адресный вход мультиплексора 2 кода, соответствующего, например, числу 9, на выходе этого мультиплексора появится напряжение _M = 9 * 0,625 = 5,625 V.

Пусть на вход АЦП подано напряжение U_BX = 3,2 V.

Работа устройства, и следовательно процесс преобразования входного напряжения в код, начинается с подачи на четвертый вход устройства “ПУСК” и соответственно на первый вход триггера 6, импульса (в исходном состоянии триггер 6 находится в нулевом состоянии). Триггер 6 переходит в единичное состояние и на его выходе появляется уровень, соответствующий логической единице. При поступлении переднего фронта перепада напряжения с выхода триггера 6 на первый управляющий вход (вход обнуления) регистра 4 он установится в нулевое состояние. На первой группе выходов регистра 4 установится код нуля, который поступит на вторые входы формирователя кодов 7. Согласно данным таблицы (строки 1-3), независимо от кода на выходе компараторов напряжения 3, на первой группе выходов формирователя кодов 7 появится код числа 9 (строки 1-3, столбец 5), а на второй группе выходов – код числа 6 (строки 1-3, столбец 6).

После перехода триггера 6 в единичное состояние уровень логической единицы с его выхода поступает также на управляющий вход генератора импульсов 5, и с его выхода начинают поступать импульсы на второй управляющий вход (вход записи) регистра 4. В регистр 4 по заднему фронту первого импульса с генератора импульсов 5 по первой группе входов будет записан код числа 9, а по второй группе входов – код числа 6. Это соответствует корневой вершине 6-9 графа на фиг.2.

Код числа 9 с первых выходов регистра 4 поступит на адресные входы первого мультиплексора 2 (верхнего по схеме) и на его выходе появится напряжение U_M1 = 9 * 0,625 = 5,625 V. Со вторых выходов регистра 4 на адресные входы второго мультиплексора 2 (нижнего по схеме) поступит код числа 6 и на его выходе появится напряжение U_M2 = 6 * 0,625 = 3,75 V. С помощью компараторов напряжения 3 производится сравнение напряжений, поступающих с выходов соответствующих мультиплексоров с входным напряжением U_BX = 3,2 V. С приходом следующего импульса с генератора импульсов 5 на стробирующие входы компараторов напряжения 3 по переднему фронту этого импульса производится фиксация результатов сравнения. В данном случае входное напряжение меньше напряжения на выходе и первого и второго мультиплексоров и на выходе компараторов установится уровень логического нуля.

Итак, на первых входах формирователя кодов установится комбинация 00, а на вторых выходах – код числа 9 (с первой группы выходов регистра 4). В соответствии с таблицей (строка 4) после этого на первых выходах формирователя кодов установится код числа 5 (строка 4, столбец 5), а на вторых выходах – код числа 2 (строка 4, столбец 6 таблицы). На фиг.2 это соответствует переходу из вершины 6-9 в вершину 2-5 по условию 00. По заднему фронту второго импульса с генератора импульсов 5 коды чисел 2 и 5 будут записаны в соответствующие разряды регистра 4, которые в дальнейшем поступят на адресные входы соответствующих мультиплексоров 2. На выходе первого мультиплексора (верхнего по схеме) появится напряжение U_M1 = 5 * 0,625 = 3,125 V, а на выходе второго мультиплексора 2 (нижнего по схеме) появится напряжение U_M2 = 2 * 0,625 = 1,25 V. В данном случае имеем U_BX > U_M1 и U_BX > U_M2. Следовательно, на выходе компараторов напряжения будет комбинация 11. Учитывая, что на вторых входах формирователя кодов 7 установлен код числа 5, то на первых выходах формирователя кодов 7 появится код числа 5 (строка 9 таблицы). При этом на последнем выходе формирователя кодов 7 установится уровень, соответствующий логической единице (строка 9, столбец 7 таблицы). Этот сигнал поступит на второй вход триггера 6 и установит его в нулевое состояние. На выходе триггера установится уровень, соответствующий логическому нулю, который выключит генератор импульсов 5. Процесс преобразования входного напряжения в код на этом закончится. На выход устройства с первых выходов формирователя кодов 7 поступит результат преобразования, т.е. код числа 5.

Из предыдущего описания следует, что процесс преобразования закончился через два такта работы устройства. Два такта также потребуется при преобразовании напряжения, соответствующего кодам чисел 6, 7, 8, 9. Для других кодов время преобразования составит три такта (фиг.2).

Увеличивая количество мультиплексоров, можно повысить быстродействие устройства. На фиг.3 в виде графа показан процесс подбора кода для АЦП, содержащего четыре мультиплексора и четыре компаратора напряжения. В этом случае коды 6, 7, 8 могут быть получены в течение одного такта работы устройства, коды 2, 3, 4, 5, 9, 10, 11, 12 за два такта и коды 0, 1, 13, 14, 15 за три такта устройства.

Таким образом, при упрощении устройства по сравнению с прототипом (четырехразрядный АЦП считывания должен содержать шестнадцать компараторов) предложенный АЦП позволяет обеспечить достаточно высокое быстродействие.

По затратам на оборудование и быстродействию предложенный АЦП занимает промежуточное положение между АЦП считывания и АЦП последовательного приближения. Увеличивая или уменьшая количество мультиплексоров и компараторов, можно получить заданные параметры по быстродействию, что является его дополнительным положительным свойством. Среднее время преобразования можно уменьшить также за счет применения оптимальной процедуры подбора кода. Выделив формирователь кода 7 в отдельную микросхему с возможностью ее замены, можно подбирать процедуру подбора кода таким образом, чтобы обеспечить максимальное быстродействие при заданных статистических характеристиках сигнала.

Формула изобретения

Аналого-цифровой преобразователь на N разрядов, содержащий делитель опорного напряжения, входы которого являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения, М (М < 2^N) стробируемых компараторов напряжения, первые входы которых объединены и являются третьим входом устройства, предназначенным для подачи входного преобразуемого напряжения, регистр, отличающийся тем, что в него введены М мультиплексоров, триггер, генератор импульсов, и формирователь кодов, выходы делителя напряжения подключены к соответствующим входам мультиплексоров, выходы которых подключены ко вторым входам соответствующих компараторов напряжения, выходы которых соединены с первыми входами формирователя кодов, первая группа выходов которого является первыми выходами устройства и подключена к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра, первый вход триггера является четвертым входом устройства, выход триггера, являющийся вторым выходом устройства, подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со стробирующими входами компараторов напряжения и вторым управляющим входом регистра, первая группа выходов которого соединена с адресными входами первого мультиплексора и вторыми входами формирователя кодов, остальные группы выходов подключены к адресным входам соответствующих мультиплексоров, последний выход формирователя кодов подключен ко второму входу триггера.

РИСУНКИ

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Дата прекращения действия патента: 27.03.2003

Извещение опубликовано: 20.11.2004 БИ: 32/2004