Патент на изобретение №2168153
|
||||||||||||||||||||||||||
(54) КОМПЛЕКСНАЯ СИСТЕМА ФОРМИРОВАНИЯ СОСТАВЛЯЮЩИХ ПУТЕВОЙ СКОРОСТИ
(57) Реферат: Изобретение относится к авиационному приборостроению и может быть использовано в составе бортового оборудования летательных аппаратов, обеспечивающего их навигацию, управление и наведение. Предлагаемая система содержит спутниковый датчик скорости, инерциально-спутниковый и инерциально-доплеровский фильтры. Дополнительно введены моделирующий фильтр, блок выделения погрешности курса и блок запоминания. Эти элементы системы обеспечивают повышение точности формирования составляющих путевой скорости в инерциально-доплеровском фильтре. Вследствие этого изобретение позволяет повысить точность управления, наведения и в результате – эффективность применения летательных аппаратов, оснащенных предлагаемой системой. 1 ил. Изобретение относится к области авиационного приборостроения и предназначено для использования в составе бортовых комплексов навигации и управления летательных аппаратов (ЛА). Из известных систем наиболее близким аналогом является система, содержащая инерциальный датчик скорости (ИДС), доплеровский датчик скорости (ДДС), спутниковый датчик скорости (СДС), инерциально-спутниковый фильтр (ИСФ), инерциально-доплеровский фильтр (ИДФ), описание которой приведено в книге [1] Бабича О. А. “Обработка информации в навигационных комплексах”, Москва, Машиностроение, 1991 г., стр. 419-432, стр. 476-485. В ИСФ осуществляется выделение погрешности ИДС по скорости, при этом откорректированные составляющие путевой скорости стремятся к действительным значениям, однако при отказах (отключениях) СДС и изменениях составляющих скорости движения ЛА имеет место погрешность, определяемая ошибкой ИДС по географическому курсу ![]() В ИДФ откорректированные составляющие путевой скорости формируются с погрешностью, определяемой суммарной ошибкой ИДС по географическому курсу ( ![]() ![]() Задачей изобретения является повышение точности работы системы. Достигается это тем, что в комплексную систему, содержащую последовательно соединенные спутниковый датчик скорости и инерциально-спутниковой фильтр, последовательно соединенные инерциальный датчик скорости, доплеровский датчик скорости и инерциально-доплеровский фильтр, второй вход которого объединен со вторым входом инерциально-спутникового фильтра и вторым выходом инерциального датчика скорости, дополнительно введены последовательно соединенные моделирующий фильтр, блок выделения погрешности курса и блок запоминания, выход которого подключен ко второму входу доплеровского датчика скорости, причем выход инерциально-спутникового фильтра подключен к входу моделирующего фильтра и ко второму входу блока выделения погрешности курса, на третий вход которого подключен выход инерциально-доплеровского фильтра, а второй выход спутникового датчика скорости подключен ко второму входу блока запоминания. На чертеже представлена блок-схема предлагаемой системы, содержащей: 1 – спутниковый датчик скорости (СДС), 2 – инерциальный датчик скорости (ИДС), 3 – доплеровский датчик скорости (ДДС), 4 – инерциально-спутниковый фильтр (ИСФ), 5 – инерциально-доплеровский фильтр (ИДФ), 6 – моделирующий фильтр (МФ), 7 – блок выделения погрешности курса (БВПК), 8 – блок запоминания (БЗ). Связи между блоками осуществляются, например, по последовательному коду. СДС 1 измеряет составляющие путевой скорости в географических осях ![]() ![]() ![]() ![]() – сигнал угла гироскопического курса (угла между продольной осью ИДС 2 и продольной осью ЛА) ![]() – составляющие путевой скорости в осях ИДС 2 V1и= V1cos ![]() ![]() ![]() V2и= V2cos ![]() ![]() ![]() (здесь ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() ![]() (здесь ![]() ![]() ![]() ![]() (здесь ![]() ![]() ![]() где P – оператор дифференцирования, r=1+T1P+…+Tn-1n-1 ![]() R=r+TnnPn=1+T1P+…+TnnPn, T1,…,Tn – постоянные времени, и, если за время совместной коррекции ![]() ![]() ![]() ![]() ![]() ![]() n ![]() ![]() ![]() ![]() ![]() ![]() сигналы ![]() ![]() пример реализации приведен в книге [2] Тетедьбаума И.М,, Шнейдера Д.Р. “400 схем для АВМ”, Москва, Энергия, 1978 г., стр. 10, стр. 25. Сформированные в МФ 6 сигналы ![]() поступают на первый вход БВПК 7. БВПК 7 реализуется на стандартном арифметическом устройстве (см. книгу [3] Преснухина Л. Н. , Нестерова П. В. “Цифровые вычислительные машины”, Москва, Высшая школа, 1981 г., стр. 16), в котором по поступившим сигналам формируется сигнал (при малых углах ![]() ![]() который с выхода БВПК 7 поступает на первый вход БЗ 8. БЗ 8 по техническому исполнению является стандартным блоком запоминания (см. [2], стр. 124), в котором при отказе (отключении) СДС 1 (сигнал Uo ![]() ![]() ![]() ![]() ![]() Сигналы V19, V2g поступают на первый вход ИДФ 5, в котором соответственно формируются сигналы откорректированных составляющих путевой скорости: ![]() ![]() Сигналы ![]() Формула изобретения
РИСУНКИ
|
||||||||||||||||||||||||||