(21), (22) Заявка: 2009105899/28, 19.02.2009
(24) Дата начала отсчета срока действия патента:
19.02.2009
(46) Опубликовано: 27.04.2010
(56) Список документов, цитированных в отчете о поиске:
Low-Bias CTIA Multiplexer for 1024 Element InGaAs Line Sensors. Walter F. Kosonocky at all. SPIE, v.2226, 1994, p.152. RU 2005308 C1 30.12.1993. RU 2073254 C1, 10.02.1997. SU 1772772 A1, 30.10.1992. US 6275059 B1, 14.08.2001. US 2007216439 A1, 20.09.2007. US 2008/0054931 A1, 06.03.2008. US 6746883 B2, 08.06.2004. US 5642364 A, 24.06.1997. GB 2372629 A, 28.08.2002.
Адрес для переписки:
111123, Москва, ш. Энтузиастов, 46/2, ФГУП “НПО “Орион”, патентно-лицензионный отдел
|
(72) Автор(ы):
Акимов Владимир Михайлович (RU), Васильева Лариса Александровна (RU), Климанов Евгений Алексеевич (RU), Лисейкин Виктор Петрович (RU)
(73) Патентообладатель(и):
Федеральное государственное унитарное предприятие “НПО “Орион” (RU)
|
(54) СПОСОБ ОБНАРУЖЕНИЯ СКРЫТЫХ ДЕФЕКТОВ МАТРИЧНЫХ ИЛИ ЛИНЕЙНЫХ МОП МУЛЬТИПЛЕКСОРОВ
(57) Реферат:
Изобретение относится к области тестирования МОП мультиплексоров. Сущность изобретения: в способе обнаружения скрытых дефектов матричных или линейных МОП мультиплексоров на кремниевой пластине с годными МОП мультиплексорами вскрываются окна в защитном слое окисла к металлизированным площадкам истоков МОП транзисторов и подложке, наносят слой индия, формируют область индия, которая закорачивает все истоки МОП транзисторов на подложку, проводят контроль годных кристаллов с обнаружением скрытых дефектов. Изобретение обеспечивает упрощение технологии тестирования. 4 ил.
Изобретение относится к вопросам тестирования МОП мультиплексоров.
В настоящее время широко используется способ изготовления гибридных ПК МФПУ методом перевернутого монтажа фоточувствительных элементов с МОП мультиплексором при помощи индиевых столбиков. После стыковки часто обнаруживаются электрические дефекты МОП мультиплексора, не фиксируемые до стыковки. Например, электрическое короткое замыкание исток-стока входного МОП транзистора в ячейке считывания фотосигнала. Известно, что для выявления упомянутого выше дефекта используется введение дополнительных МОП транзисторов между истоками и подложкой в каждой ячейке, которые при открывании закорачивают все истоки [“Low-Bias CTIA Multiplexer for 1024 Element InGaAs Line Sensors”. Walter F. Kosonocky and etc. SPIE v.2226, p.152, 23.06.1994 г.].
Указанный метод обнаружения дефектов имеет следующий недостаток: введение дополнительных МОП транзисторов и управляющих шин к ним уменьшает полезную площадь в ячейке и снижает процент выхода годных.
Задачей изобретения является упрощение технологии тестирования кремниевых МОП мультиплексоров на предмет обнаружения электрических дефектов.
Технический результат достигается тем, что:
на металлизированные площадки истоков, вскрытые в окисле, наносят слой индия толщиной не менее толщины слоя окисла,
при помощи фотолитографической обработки формируют область индия, которая закорачивает все истоки МОП транзисторов на подложку;
контролируют функционирование мультиплексора и фиксируют наличие дефектов, в том числе и электрические закоротки исток-сток, которые не проявлялись при контроле функционирования без индия;
далее известными способами формируют индиевые столбики заданной высоты.
Последовательность технологической цепочки предлагаемого способа иллюстрируется на фиг.1-4, где:
1 – фрагмент кремниевой пластины с годным кристаллом МОП мультиплексора;
2 – слой защитного окисла;
3 – контактные окна к металлизированным площадкам истоков МОП транзисторов;
4 – контактное окно к подложке;
5 – слой индия;
6 – область индия, сформированная фотолитографической обработкой, для закорачивания всех истоков МОП транзисторов мультиплексора на подложку;
7 – контактные площадки для контроля функционирования МОП мультиплексора;
8 – индиевые столбики.
Способ обнаружения скрытых дефектов МОП мультиплексоров осуществляется в следующей последовательности:
– на кремниевой пластине с годными МОП мультиплексорами вскрывают окна в защитном слое окисла к металлизированным площадкам истоков МОП транзисторов и подложке (фиг.1);
– напыляют слой индия толщиной не менее толщины слоя окисла (фиг.2);
– проводят фотолитографическую обработку по слою индия для получения области индия, которая закорачивает все истоки МОП транзисторов на подложку (фиг.3);
– проводится контроль функционирования годных МОП мультиплексоров с выявлением скрытых дефектов – закороток исток-сток;
– осуществляется травление индия для формирования столбиков (фиг.4). Предлагаемый способ обнаружения дефектов гармонично вписывается в технологию изготовления МОП мультиплексоров. Для получения индиевых столбиков необходимой высоты используются известные способы.
Изготовлены экспериментальные образцы кремниевых МОП мультиплексоров с проведением тестирования на предмет обнаружения скрытых дефектов методом закорачивания истоков МОП транзисторов на подложку слоем индия.
Формула изобретения
Способ обнаружения скрытых дефектов матричных или линейных МОП мультиплексоров, заключающийся в том, что на кремниевой пластине с годными МОП мультиплексорами вскрываются окна в защитном слое окисла к металлизированным площадкам истоков МОП транзисторов и подложке, наносится слой индия, формируют область индия, которая закорачивает все истоки МОП транзисторов на подложку, проводят контроль годных кристаллов с обнаружением скрытых дефектов.
РИСУНКИ
|