Патент на изобретение №2384012

(54) СИСТЕМА СТЕРЕОТЕЛЕВИДЕНИЯ

(57) Реферат:

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевещания. Техническим результатом является снижение энергоемкости системы в два раза по отношению к прототипу и введение учета времени просмотра телевизионных каналов. Результат достигается тем, что в системе стереотелевидения на передающей стороне вводятся две матрицы ПЗИ /приборы с зарядовой инжекцией/, передатчик выполняется одноканальным, на приемной стороне вводятся два приемных регистра, пульт дистанционного управления и блок учета времени приема телевизионных каналов. 19 ил., 2 табл.

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевещания.

Прототипом принята “Система стереотелевидения” [1], содержащая передающую и приемную стороны. Передающая сторона включает фотоэлектрический преобразователь /ФЭП/ на основе трех пьезодефлекторов, содержащий правый и левый объективы, с первого по шестой предварительные усилители и блоки строчной и кадровой разверток, включает с первого по пятый ключи, два триггера, с первого по шестой АЦП видеосигналов, с первого по шестой кодеры, два АЦП сигнала звука, задающий генератор и синтезатор частот, два формирователя кодов, два самоходных распределителя импульсов /СРИ/ и двухканальный передатчик радиосигналов. Приемная сторона включает антенну, блок управления /выбор каналов/, два тракта приема и обработки кодов видеосигналов, плоскопанельный светодиодный экран /СД-экран/, канал формирования управляющих сигналов, два канала воспроизведения звука, ИК-передатчик на корпусе СД-экрана и 3Д-очки с ИК-приемником на оправе. Первый тракт включает последовательно соединенные блок приема радиосигналов, усилитель радиочастоты и двухполярный амплитудный детектор, два формирователя импульсов, канал сигнала R и канал сигнала G, второй тракт включает блок приема радиосигналов, усилитель радиочастоты и двухполярный амплитудный детектор, два формирователя импульсов и канал сигнала В. Каждый из каналов сигналов R, G, В включает последовательно соединенные декодер, блок обработки /удвоения/ кодов, первый блок задержек и сумматор, второй блок задержек, два накопителя кодов кадра и два блока формирования управляющих сигналов. Канал формирования управляющих сигналов содержит блок выделения строчных синхроимпульсов /ССИ/, синтезатор частот, ключ, счетчик импульсов, дешифратор и блок выделения синхроимпульсов стереопар /СИС/. На передающей стороне видеорежим 960_отсч×540 строк×50 Гц, на приемной стороне видеорежим 1920×1080×50 Гц. Изображение зрителем воспринимается объемным через 3Д-очки с ИК-приемником, стекла очков синхронно с правым и левым кадрами стереопары поочередно теряют прозрачность на 20 мс, каждый глаз видит свой кадр, что и дает стереоэффект. Стекла ЗД-очков выполнены по технологии ИК-ячеек просветного типа и используются как электронно-управляемые светофильтры /затворы/ [2, с.558-565]. Частота стереопар 25 Гц. Недостатки прототипа: высокая энергоемкость системы из-за передачи-приема по двум радиоканалам, отсутствие на приемной стороне поканального учета работы приемной стороны.

Цель изобретения – снижение энергоемкости системы и введение на приемной стороне поканального учета времени просмотра передач. Техническим результатом является снижение энергоемкости системы в два раза выполнением приема-передачи информации по одному каналу и увеличение функций приемной стороны введением в ней учета времени просмотра телевизионных каналов.

Сущность изобретения в том, что в системе стереотелевидения на передающей стороне передатчик выполняется одноканальным и в ФЭП вводятся две матрицы ПЗИ /приборы с зарядовой инжекцией/, на приемной стороне вводятся два приемных регистра и блок учета времени приема телевизионных каналов. Передающая сторона на фиг.1, структура цифрового потока на фиг.2, кодер на фиг.3, диаграмма работы кодера на фиг.4, формирователь кодов на фиг.5, приемная сторона на. фиг.6, спектр адалитудно-модулированного сигнала на фиг.7, двухполярный амплитудный детектор на фиг.8, декодер на фиг.9, накопитель кодов кадра на фиг.10, блок регистров на фиг.11, 12, блок формирования управляющих сигналов на фиг.13, блок выделения ССИ /СИС/ на фиг.17, СД-ячейка на фиг.14, элемент матрицы на фиг.15, расположение элементов в матрице СД-экрана на фиг.16, временные диаграммы работы системы на фиг.18, блок учета времени приема телевизионных каналов на фиг.19.

На передающей стороне с выходов АЦП видеосигналов /9, 10, 11/ идет видеорежим 800_отсч×1000_строк×50 Гц, где 800 – число кодируемых отсчетов в строке, 1000 – число кодируемых строк в кадре, 50 Гц – частота кадров /25 правых плюс 25 левых/. Частота стереопар 25 Гц. Коды правого и левого кадров стереопары передаются последовательно друг за другом. Частота дискретизации в АЦП видеосигналов составляет: f_д=800×1000×50=40 МГц. Отсюда частота строк 50 кГц /50 Гц×1000/. При частоте дискретизации 40 МГц в каждом кадре много кодов, равных по величине, следовательно, поток кодов кадра подлежит сжатию без утраты качества изображения. Сжатие потока кодов выполняется раздельно по цветовым сигналам R, В, G. Коэффициент сжатия кодов в каждом потоке кодов цветового сигнала принимается не менее 4, поэтому частота дискретизации на выходе кодеров составляет 10 МГц . Период следования кодов в потоке 100 нс , период следования разрядов в коде 7,1 нс . С первого по девятый разряды кода R и 1-4 разряды кода В идут последовательно в одной посылке и представляют собой суммарный код /фиг.2/. 1-9 разряды кода G и 5-9 разряды кода В идут последовательно в посылке и составляют второй суммарный код, число разрядов в суммарном коде 14. Тактовая частота для формирования суммарных кодов составляет: _т=10 МГц×14_разр=140 МГц. Несущая частота в передающей стороне принимается: _н=140 МГц×15=2100 МГц.

Верхняя боковая частота несущей составляет: 2240 МГц /2100+140/, нижняя боковая частота несущей: 1960 МГц /2100-140/.

Передающая сторона включает /фиг.1/ фотоэлектрический преобразователь 1 /ФЭП/, являющийся датчиком цветовых видеосигналов двух изображений: правого и левого кадров стереопары, и содержит первый объектив 2 /правый/, в фокальной плоскости которого расположена фоточувствительная сторона первой матрицы ПЗИ 3 – прибора с зарядовой инжекцией по технологии Foveon Х3 из трехслойного КМОП-датчика [2, с.832, 3, с.552] с соответствующим оптическим разрешением /1600×1000/ и обеспечивающего 24-битную глубину цвета [2, с.835]. Первый-третий выходы матрицы ПЗИ 3 подключены к входам соответственно предварительных усилителей 4, 5, 6. ФЭП включает второй 7 объектив /левый/, расположенный на соответствующем расстоянии от объектива 2. В фокальной плоскости объектива 7 расположена фоточувствительная сторона второй матрицы ПЗИ 8, первый-третий выходы которой подключены тоже к входам соответственно предварительных усилителей 4, 5, 6. Передающая сторона включает первый 9, второй 10, третий 11 АЦП видеосигналов сигналов R, B, G, первый 12, второй 13, третий 14 кодеры, формирователь 15 кодов, генератор 16 синусоидальных колебаний и синтезатор 17 частот, первый 18, второй 19, третий 20, четвертый 21 и пятый 22 ключи, триггер 23, первый самоходный распределитель 24 импульсов /СРИ/, формирующий 14-разрядный код строчных синхроимпульсов /ССИ/, второй СРИ 25, формирующий 14-разрядный код синхроимпульсов стереопар /СИС/, первый АЦП 26 сигнала звука 3в1 и второй АЦП 27 сигнала звука 3в2, передатчик 28 радиосигналов, включающий последовательно соединенные усилитель 29 несущей частоты, амплитудный модулятор 30 и выходной усилитель 31. Амплитудный модулятор 30 содержит последовательно соединенные кольцевой модулятор и полосовой фильтр [4, с.234]. АЦП видеосигналов 9, 10, 11 выполнены идентично прототипу [1, с.5, фиг.5], АЦП 26, 27 сигнала звука выполнены идентично [5, с.30, фиг.7] и преобразуют сигналы звука в 14-разрядные коды с дискретизацией 100 кГц. Кодеры 12, 13, 14 идентичны, каждый включает /фиг.3/ последовательно соединенные регистр 32, схему сравнения 33 /компаратор/, счетчик 34 импульсов и дешифратор 35, последовательно соединенные блок 36 элементов задержек, блок 37 ключей и буферный накопитель 38 кодов кадра. Информационными входами являются поразрядно объединенные 1-8 входы регистра 32, первые входы схемы 33 сравнения и входы блока 36 элементов задержек. Выходами являются 1-9 выходы буферного накопителя 38 кодов кадра с объемом 200×10³ 9-разрядных кодов. Управляющим входом является управляющий вход /10 МГц/ блока 38.

Формирователь 15 кодов включает /фиг.5/ три канала. Первый и второй каналы идентичны, выходы их объединены. Первый канал включает последовательно соединенные первый блок 39 элементов И, которых 13 штук, первые входы которых являются первым информационным входом и принимают 1-9 разряды кодов R с кодера 12 и 1-4 разряды кодов В с кодера 13, первый 40 и второй 41 элементы ИЛИ и первый выходной ключ 42, первый СРИ 43. Второй канал включает второй блок 44 элементов И, которых 14 штук, первые входы их являются вторым информационным входом блока 15 и принимают 1-9 разряды кодов G и 5-9 разряды кодов В с кодера 13, третий 45 и четвертый 46 элементы ИЛИ и второй выходной ключ 47, второй СРИ 48. Третий канал включает третий блок 49 элементов И, которых 14 штук, первые входы которых являются третьим информационным входом блока 15 и принимают 14-разрядные коды звукового сигнала с АЦП 26, пятый элемент ИЛИ 50, выход его подключен к второму входу второго элемента ИЛИ 41, и третий СРИ 51, включает четвертый блок 52 элементов И, которых 14 штук, первые входы которых являются четвертым информационным входом блока 15 и принимают коды звука с АЦП 27, шестой элемент ИЛИ 53, выход которого подключен к второму входу четвертого элемента ИЛИ 46, и четвертый СРИ 54. Блок 15 также включает первый 55, второй 56, третий 57 ключи и последовательно соединенные счетчик 58 импульсов и дешифратор 59. СРИ все 14-разрядные. Пятым информационным входом является сигнальный вход ключа 57, шестым – третий вход четвертого элемента ИЛИ 46. Выходами блока 15 являются: первым – объединенные выходы выходных ключей 42, 47, вторым – третий выход дешифратора 59. Управляющими входами являются: первым – объединенные сигнальные входы ключей 55, 56 и счетный вход счетчика 58 импульсов, вторым – сигнальные входы /140 МГц/ выходных ключей 42, 47, третьим – управляющий вход /50 кГц/ счетчика 58 импульсов, четвертым – управляющий вход /25 Гц/ третьего ключа 57. Первый выход дешифратора 59 подключен к первому управляющему входу ключа 55, второй выход – к второму управляющему входу ключа 55 и к первому управляющему входу ключа 56, третий выход – к второму управляющему входу второго ключа 56 и является вторым выходом блока 15. Вторые входы блоков 39, 44, 49, 52 подключены к выходам СРИ соответственно 43, 48, 51, 54. Выход ключа 55 подключен к входам СРИ 43, 48, выход ключа 56 подключен к входам СРИ 51, 54.

Приемная сторона включает /фиг.6/ антенну, блок 60 управления /выбор каналов/, один тракт приема и обработки кодов видеосигналов, плоскопанельный светодиодный экран /СД-экран/, канал формирования управляющих сигналов, два канала воспроизведения звука, ИК-передатчик на корпусе СД-экрана, ИК-приемник на оправе 3Д-очков и блок учета времени приема телевизионных каналов. Тракт приема и обработки кодов видеосигналов производит прием кодов правого и левого кадров стереопар и включает последовательно соединенные блок 61 приема радиосигналов, усилитель 62 радиочастоты и двухполярный амплитудный детектор 63, первый 64 и второй 65 формирователи импульсов, первый 66 и второй 67 приемные регистры, каждый из которых включает по 14 разрядов, и три идентичных канала сигналов R, B, G. Канал сигнала R включает последовательно соединенные регистр 68 сигнала R, декодер 69, блок 70 обработки кодов, накопитель 71 кодов кадра и блок 72 формирования управляющих сигналов. Канал сигнала В включает последовательно соединенные регистр 73 сигнала В, декодер 74, блок 75 обработки /удвоения/ кодов, накопитель 76 кодов кадра и блок 77 формирования управляющих сигналов. Канал сигнала G включает регистр 78 сигнала G, декодер 79, блок 80 обработки /удвоения/ кодов, накопитель 81 кодов кадра и блок 82 формирования управляющих сигналов. Выходы блоков 72, 77, 82 подключены к соответствующим входам СД-экрана 83, на корпусе которого расположен ИК-передатчик 84. Приемная сторона включает 3Д-очки 85 с ИК-приемником 86 на оправе очков и соединительный кабель с переключателем 87. При воспроизведении на экране правого кадра теряет прозрачность левое стекло очков, при воспроизведении левого кадра теряет на 20 мс прозрачность правое стекло 3Д-очков. В этой системе применяется и второй вариант: вход ИК-приемника 86 через кабель и переключатель 87, подключая к выходу триггера 95, получаем процесс управления 3Д-очками без участия ИК-передатчика 84. Порядок работы приемной стороны определяется каналом формирования управляющих сигналов, включающим блок 88 выделения строчных синхроимпульсов /ССИ/, синтезатор 89 частот, первый ключ 90, счетчик 91 импульсов, дешифратор 92, блок 93 выделения синхроимпульсов стереопар /СИС/, второй ключ 94 и триггер 95. Приемная сторона включает первый 96, второй 97 каналы воспроизведения звука, каждый из которых содержит регистр, ЦАП с фильтром низкой частоты, усилитель мощности и громкоговоритель. В состав приемной стороны введены пульт 98 дистанционного управления и блок 99 учета времени приема телевизионных каналов /блок учета ВПТК/. СД-экран 83 представляется числом излучающих элементов соответственно разрешению кадра /1600×1000/, выполненных в экранном материале /стекле/. Каждый излучающий элемент матрицы содержит три светодиодных ячейки /СД-ячейки/, каждая из которых излучает один из основных цветов R, B, G. СД-ячейка /фиг.14/ содержит светодиод белого свечения 124 и соответствующий цветной светофильтр 125 на излучающей стороне светодиода. Излучающий элемент матрицы на фиг.15, расположение излучающих элементов в матрице СД-экрана на фиг.16. Уровень яркости излучения СД-ячейки зрением воспринимается прямо пропорционально числу выполняемых импульсов излучений светодиодом за период кадра 20 мс. Каждый импульс излучения длительностью 78 мкс, их может быть от одного /78 мкс/ при коде сигнала 00000001 до 255 /20 мс/ при коде 11111111. Суммарное излучение трех цветов от излучающего элемента формирует и яркость и цветовой тон одного пиксела на экране 83. В качестве светодиодов могут применяться светодиоды с полимерными органическими молекулами – светодиоды технологии СДТ или PLEД [6, с.43], или сверхяркие светодиоды белого свечения фирм «Nichia», “Ledtronics” [7, c.47]. Светодиоды как технологии СДТ, так и сверхяркие выполняются непосредственно в экранном материале методом микроэлектронной технологии. Размеры сверхярких светодиодов диаметром 0,5 мм, размер излучающего элемента 1×1 мм /фиг.16/, размер СД-экрана: по горизонтали 1600×1 мм=1600 мм,

по вертикали 1000×1 мм=1000 мм,

по диагонали 188 см или 74. Светодиоды технологии СДТ пригодны для получения экранов и малых и больших размеров.

Декодеры 69, 74, 79 идентичны, каждый включает /фиг.9/ последовательно соединенные первый 9-разрядный регистр 100, накопитель 101 кодов кадра емкостью 200×10³ 9-разрядных кодов /200_отсч×1000_с/, второй 9-разрядный регистр 102, первый блок 103 ключей из восьми ключей и третий 8-разрядный регистр 104, последовательно соединенные второй блок 105 ключей из восьми ключей, 8-разрядный вычитающий счетчик 106 импульсов и дешифратор 107, первый 108, второй 109, третий 110, четвертый 111 ключи. Информационным входом декодера являются 1-9 входы первого регистра 100, выходом являются 1-8 выходы третьего регистра 104. Управляющими входами являются: первым – объединенные управляющий вход регистра 100 и сигнальный вход /10 МГц/ третьего ключа 110, вторым – объединенные сигнальные входы /40 МГц/ ключей 108, 109, 111. Выход девятого разряда регистра 102 подключен параллельно к первому управляющему входу второго ключа 109, к вторым управляющим входам ключей 110, 111, 108, к второму управляющему входу блока 103 и к первому управляющему входу второго блока 105 ключей. Выход ключа 108 подключен к первому управляющему входу регистра 104, второй управляющий вход которого подключен к выходу второго ключа 109, к которому подключен и счетный вход вычитающего счетчика 106 импульсов. Выход дешифратора 107 подключен параллельно к первому управляющему входу первого блока 104 ключей, к второму управляющему входу блока 105 ключей, к первым управляющим входам ключей 108, 110, 111 и к второму управляющему входу ключа 109. Выход третьего ключа 110 подключен к управляющему входу накопителя 101 кодов кадра, выход ключа 111 подключен к управляющему входу второго регистра 102. Блоки 70, 75, 80 обработки /удвоения/ кодов идентичны этим же блокам в прототипе и приняты без изменений [1, с.7, фиг.14]. Накопители 71, 76, 81 кодов кадра идентичны, каждый включает /фиг.10/ блоки 112 регистров по числу строк в кадре /1000/. Информационным входом являются поразрядно объединенные 1-8 входы блоков 112_1-1000 регистров. Управляющими входами являются: первым – первый управляющий вход /50 Гц/ первого блока 112₁ регистров, вторым – объединенные вторые управляющие входы /50 кГц/ блоков 112 регистров, третьим – объединенные третьи управляющие входы /80 МГц/ блоков 112 регистров. Каждый управляющий выход предыдущего блока 112 регистров является первым управляющим входом для каждого последующего блока регистров. Управляющий выход последнего блока 112 регистров подключен параллельно к четвертым управляющим входам всех блоков 112 регистров. Выходами накопителя 71 /76, 81/ кодов кадра являются выходы всех блоков 112 регистров, всего выходов 12,8×10⁶ /12800×1000/. Блоки 112 регистров идентичны, каждый включает /фиг.11, 12/ первый 113, второй 114 ключи, распределитель 115 импульсов и восемь регистров 116, каждый из которых содержит по 1600 разрядов /по числу отсчетов в строке/. Информационным входом блока 112 являются 1-8 поразрядно объединенные третьи входы разрядов восьми регистров 116. Выходами являются параллельные выходы всех /1600/ разрядов восьми регистров 116, всего выходов 12800 /1600×8/. А выходы 1000 блоков 112 являются выходами накопителя кодов кадра, 12,8×10⁶. Управляющими входами блока 112 являются: первым – первый управляющий вход /50 Гц/ первого ключа 113, вторым – сигнальный вход /50 кГц/ ключа 114, третьим – сигнальный вход ключа 113 /80 МГц/, четвертым – управляющий первый вход второго ключа 114. Выход первого ключа 113 подключен к входу распределителя 115 импульсов, выходы которого последовательно подключены к первым /тактовым/ входам разрядов восьми регистров 116 параллельно, последний выход /1600/ является управляющим выходом блока 112 регистров для следующего блока 112 /фиг.12/ и подключен к первому управляющему входу первого ключа 113. Выход второго ключа 114 подключен параллельно к вторым входам разрядов восьми регистров 116 и к второму управляющему входу своего ключа 114, прошедший первый импульс и закрывает ключ 114. Выходы накопителей кодов кадра 71, 76, 81 /фиг.6/ подключены к информационным входам своего блока формирования управляющих сигналов соответственно 72, 77, 82, назначение которых выполнять преобразование “код-число импульсов излучений” для каждого кода кадра. Блоки 72, 77, 82 идентичны, каждый включает /фиг.13/ блок 117 схем формирования импульсов, содержащий 1,6×10⁶ схем, и преобразователи “код-число импульсов излучений” по числу разрешения кадра 1,6×10⁶. Каждый преобразователь содержит последовательно соединенные дешифратор 118, 1-8 входы которого являются входами преобразователя, блок 119 ключей из 255 ключей и выходной ключ 120, включает СРИ 121 и источник 122 питания /для одного светодиода/. Выходы дешифратора 118 подключены к первым управляющим входам соответствующих из 255 ключей в блоке 119, выходы ключей объединены и подключены к управляющему входу U_от выходного ключа 120, сигнальный вход которого подключен к выходу источника питания 122. Входы СРИ 121 подключены к выходам своих схем формирования импульсов в блоке 117, каждый СРИ 121 имеет 255 разрядов, выходы которых подключены к сигнальным входам соответствующих ключей в блоке 119 /вход 2/. Информационными входами в блоках 72, 77, 82 являются входы всех дешифраторов 118. Выходы всех выходных ключей являются выходами этих блоков. Исходное состояние выходных ключей 120 и ключей в блоках 119 закрытое. С поступлением на управляющий вход блока 72 /77, 82/ импульса 50 Гц схемы блока 117 выдают параллельно на входы СРИ 121 импульсы U_п, запускающие СРИ 121 в работу. Длительность работы СРИ 121 – прохождение импульса U_п от первого до 255 разряда, составляющая период кадра 20 мс. Коды с блоков 71, 76, 81 синхронно и параллельно выдаются в дешифраторы 119 блоков 72, 77, 82 /фиг.6/. Сигналы с дешифраторов 119 соответственно величинам кодов открывают соответствующие ключи в блоках 119. На сигнальные входы ключей блока 119 последовательно с 255 разрядов СРИ 121 поступают сигналы, которые проходят открытые ключи и поступают на вход выходного ключа 120. Каждый импульс открывает выходной ключ на 78 мкс, и соответствующий светодиод в СД-экране запитывается на это время и излучает световой импульс длительностью 78 мкс. Импульс с разряда СРИ 121, пройдя открытый ключ в блоке 119, поступает и на его второй управляющий вход и закрывает ключ. Длительность единичного светового импульса определяется: , где 20 мс – длительность кадра 20000 мкс, 255 – разрешение 8-разрядного кода, число разрядов в СРИ 121.

Светодиод на экране 83 соответственно величине кода за период кадра запитывается столько раз по 78 мкс, сколько было открыто ключей в блоке 119 ключей. Чем больше код, тем больше световых импульсов выдаст светодиод в периоде кадра. Пример распределения световых импульсов за период кадра соответственно величинам кодов приводится в таблице 1.

Таблица 1
Код на входе дешифратора118	Распределение световых импульсов в периоде кадра	Число импульсов за период кадра
00	01		1
00	10	2
00	11	3
00	100	4
0 – отсутствие светового импульса,
1, 2, 3255 – номера следования световых импульсов.

Следование световых импульсов в периоде кадра через равные интервалы соответствует природному восприятию зрением яркости и наилучшей достоверности в цветопередаче изображения. В блоках 71, 76, 81 за предшествующий период кадра сосредотачиваются коды цветовых сигналов кадра. Импульс СИС 25 Гц с блока 93, представляющий начало периода правого кадра стереопары, открывает ключ 94, пропускающий импульсы 50 Гц с шестого выхода синтезатора 89 частот. Первый импульс с ключа 94 соответствует началу периода правого кадра, второй импульс с ключа 94 соответствует началу периода левого кадра. Первый импульс с ключа 94 запускает в работу накопители 71, 76, 81, которые по окончании правого кадра выдают синхронно и параллельно все коды кадра в блоки 72, 77, 82, выполняющие импульсное запитывание соответствующих светодиодов СД-экрана 83, на экране цветное изображение правого кадра. С приходом второго импульса с ключа 94 в блоки 71, 76, 81 идет процесс накопления ими кодов левого кадра стереопары. При втором импульсе с ключа 94 триггер 95 выдает со второго выхода импульс в ИК-передатчик 84, излучение которого принимается ИК-приемником 86, который выдает управляющий сигнал в ЖК-ячейки левого стекла очков, затемняя его на 20 мс, затем схема ИК-приемника 86 сама выдает второй сигнал в ЖК-ячейки правого стекла, затемняя его на 20 мс. В результате каждый глаз видит свой кадр. Блок 88 выделения ССИ и блок 93 выделения СИС идентичны, каждый включает /фиг.17/ 4-разрядный счетчик 125 импульсов, дешифратор 126, элемент НЕ 127 и два диода. Информационным входом 1 блока 88 /93/ является счетный вход U_сч счетчика 125 импульсов, управляющим входом 2 является вход первого диода Д1, подключенный к управляющему входу счетчика 125. Первый вход блока 88 подключен к выходу первого формирователя 64 импульсов /фиг.6/, второй вход через диод Д1 подключен к выходу второго формирователя 65 импульсов. Первый выход блока 93 подключен к выходу второго формирователя 65 импульсов, а второй /управляющий/ вход через диод Д1 подключен к выходу первого формирователя 64 импульсов. Счетчик 125 ведет счет 14 импульсов /1110/, и три его старших разряда подключены к трем входам дешифратора 126, выход которого является выходом блока 88 /93/ и через второй диод Д2 объединяется с выходом элемента НЕ 127, который подключен после диода Д1 к управляющему входу U_о счетчика 125. Код ССИ поступает с блока 64 на первый вход блока 88, при этом с блока 65 на управляющий вход 2 счетчика 125 импульсов нет. Код СИС поступает на вход 1 блока 93 с блока 65, при этом с блока 64 на управляющий вход 2 импульсов нет. Работают блоки 88, 93 идентично /фиг.17/. С поступлением кода ССИ на счетный вход счетчик 125 ведет счет 14 импульсов подряд, в счетчике формируется код 1110, выходные сигналы со счетчика дешифрируются дешифратором, и с блока 88 /93/ появляется импульс ССИ /СИС/. Начиная со второго кода строки, с блока 65 пойдут коды на управляющий вход счетчика.

С приходом каждого импульса кода счетчик будет обнуляться и не достигнет счета 14 /1110/. Параллельно и на счетный вход идут импульсы кода с блока 64, при каждом нуле в коде элемент НЕ 127 выдает сигнал U₀ и обнуляет счетчик. В дополнение с выхода дешифратора 126 сигнал ССИ через второй диод Д2 поступает на управляющий вход счетчика 125 и тоже обнуляет счетчик 125. Схема блоков 88, 93 исключает появление на выходе ложного сигнала ССИ, СИС. Каждый выпускаемый сейчас телевизор оснащается пультом дистанционного управления /ПДУ/. В предлагаемой системе также вводится ПДУ 98 с уже существующей в нем схемой, которая содержит и коды телевизионных каналов. Блок 99 учета времени приема телевизионных каналов /блок учета ВПТК/ включает /фиг.19/ счетчик 128 секунд, вход которого является информационным входом блока 99, и первый дешифратор 129, последовательно соединенные фотоприемник 130, вход которого является управляющим входом блока 99 и оптически соединен с излучающим выходом ПДУ 98, и второй дешифратор 131, включает каналы по числу принимаемых телевизионных каналов, каждый из которых включает последовательно соединенные ключ 132, счетчик 133 минут, третий дешифратор 134 и счетчик 135 часов, и включает постоянное запоминающее устройство /ПЗУ/ 136, в которое при изготовлении телевизора вводится его код, СРИ 137, USB-порт 138, модуль 139 флэш-памяти, формирователь 140 импульса, на вход которого при нажатии кнопки включателя 141 поступает импульс 1 Гц, и генератор 142 тактовых импульсов, обеспечивающий счетчики 128, 133, 135 соответствующими тактовыми импульми. Кнопка 141 выводится на лицевую сторону корпуса телевизора. Управляющие входы ключей 132 подключены к соответствующим выходам во втором дешифраторе 131, сигнальные входы ключей объединены и подключены к выходу первого дешифратора 129, выход которого подключен к входу счетчика 128. В каждом канале выход дешифратора 134 подключен к управляющему входу своего счетчика 133 минут. Выходы СРИ 137 подключены: первый – к управляющему входу блока 136 и остальные – последовательно к управляющим входам счетчиков 135 часов. Выходы блока 136 и счетчиков 135 объединены и через USB-порт 138 подключены к входу модуля 139 флэш-памяти. Счетчики 128, 133 шестиразрядные. На вход счетчика 128 поступает с девятого выхода синтезатора 89 частот частота 1 Гц. При подсчете 60 секунд с дешифратора 129 выдается импульс минуты, поступающий счетным импульсом параллельно на сигнальные входы всех ключей 132, он же обнуляет счетчик 128. Для просмотра передачи в ПДУ 98 нажимается кнопка нужного канала, код которого принимается фотоприемником 130 и поступает в дешифратор 131, сигнал с соответствующего выхода которого открывает ключ канала. Сигнал U_от держит ключ в открытом состоянии до переключения на другой канал. Ключ 132 пропускает импульсы минут в счетчик 133 часов своего канала, ведущий счет 60 минут. При счете 60 /111100/ дешифратор 134 выдает импульс часа в свой счетчик 135 часов и обнуляет счетчик 133. Счетчики 135 часов являются 16-разрядными постоянными запоминающими устройствами. Число 16 разрядов в них принято для накопления каждым счетчиком 135 наработки в 65520 часов, которая при работе телевизора по 12 часов в сутки обеспечивает учет работы телевизора в течение 16 лет. Перед выдачей наработки каналов телевизионного приемника в разъем USB-порта в корпусе телевизора вставляется энергонезависимый модуль 139 флэш-памяти [8, с.86, 9, с.4 цветной вставки]. Для выдачи наработки каналов телевизора на лицевой части корпуса телевизора нажимается кнопка включателя 141, формирователь 140 импульса выдает импульс соответствующей амплитуды и длительности как сигнал запуска U_п в работу СРИ 137. СРИ имеет разрядов по числу счетчиков 135, выходы этих разрядов подключены, начиная с блока 136, к управляющим входам блока 136 и регистров 135. Частота выдачи содержимого из блока 136 и счетчиков 135 100 Гц. По окончании выдачи модуль 139 флэш-памяти вынимается из порта 138 USВ и представляется в организацию по приему оплаты. Работник этой организации при помощи служебного компьютера снимает данные с модуля флэш-памяти и представляет пользователю телевизора распечатку квитанции для оплаты, в которой наработка представлена по каналам в часах, тариф оплаты каждого канала и подведена общая сумма за все каналы. Поканальная оплата за просмотр выявит настоящую потребность людей в темах телепередач.

ФЭП 1 первой матрицей ПЗИ 3 формирует три видеосигнала правого кадра. На каждый их трех слоев матрицы ПЗИ 3 с ключа 19 поступают импульсы 50 кГц частоты строк для считывания сигналов пикселов по вертикали /вход 1 матрицы/. На вторые входы матрицы с ключа 21 поступают импульсы 40 МГц для считывания зарядов по горизонтали [2, с.832]. Сигналы с трех слоев матрицы поступают в предварительные усилители 4, 5, 6, с выходов которых они поступают в АЦП 9, 10, 11, с выходов которых 8-разрядные коды цветовых сигналов с дискретизацией 40 МГц поступают на входы кодеров 12-14. Синхронизация считывания сигналов с матрицы ПЗИ 3 с началом периода правого кадра производится открытием ключа 18 передним фронтом синхроимпульса стереопары 25 Гц /СИС/. Ключ 18 пропускает импульсы 50 кГц, первый из них является импульсом правого кадра, и с первого выхода триггера 23 открывает на 20 мс ключи 19, 21, второй является импульсом левого кадра и открывает со второго выхода триггера 23 ключи 20, 22, пропускающие на первый и второй входы второй матрицы ПЗИ 8 импульсы соответственно 50 кГц и 40 МГц для считывания с нее зарядов пикселов левого кадра. Сигналы с трех слоев ПЗИ 8 поступают на входы тех же предварительных усилителей 4-6. Синтезатор 17 частот выдает: с первого выхода – импульсы 25 Гц на управляющий вход ключа 18, на вход СРИ 25 и на четвертый управляющий вход блока 15, со второго – импульсы 50 кГц на сигнальные входы ключей 19 и 20, на третий управляющий вход блока 15 и на вторые управляющие входы АЦП 26, 27, с третьего выхода – импульсы U_д дискретизации 40 МГц в АЦП 9-11, с четвертого – импульсы 50 Гц частоты кадров на сигнальный вход первого ключа 18, с пятого – импульсы U_выд 10 МГц с кодеров 12-14 и на первые управляющие входы формирователя 15 кодов и АЦП 26, 27, с шестого выхода – тактовые импульсы 140 МГц на второй управляющий вход блока 15, с седьмого – импульсы 100 кГц дискретизации кодов звука на третьи управляющие входы АЦП 26, 27, с восьмого – синусоидальные колебания несущей частоты 2100 МГц со стабильностью 10^-7 в передатчик 28 радиосигналов.

Работа кодеров 12-14, фиг.3.

Коды поступают на 1-8 входы регистра 32, на первые входы схемы 33 сравнения и на входы блока 36 элементов задержек. Исходное состояние ключей в блоке 37 открытое. Код в блоке 36 задерживается на время сравнения /18 нс/ и поступает через открытые ключи блока 37 на 1-8 входы буферного накопителя 38 кодов кадра, емкостью 200×10³ 9-разрядных кодов. Схема 33 сравнения выполняет сравнение по величине каждого предыдущего и последующего кодов для выявления их равенства или неравенства. При следовании неравных кодов они проходят через блок 36, открытые ключи блока 37 и поступают на 1-8 входы буферного накопителя 38 кодов. Выдача кодов из блока 38 выполняется сигналами U_выд 10 МГц с выхода 2 блока 17. Поступление кодов в блок 38 при следовании неравных кодов идет с частотой 40 МГц. В общем потоке кодов имеется большое число равных по величине кодов, идущих последовательно друг за другом. За счет равных кодов, идущих друг за другом, кодер и выполняет сжатие потока кодов. Коэффициент сжатия плавающий от 1 до 255, общий коэффициент сжатия потока кадра принимается не менее 4, поэтому частота выдачи с блока 38 принимается 10 МГц . При коэффициенте сжатия выше 4 частота 10 МГц выдачи будет тем более удовлетворять. Схема 33 сравнения выполняет сравнение кодов и представлена двумя микросхемами 530СП1 с временем сравнения 18 нс [10, с.279]. При неравенстве кодов А>В появляется сигнал на выходе 2 блока 33 /в микросхеме выход 5 [10, с.272, рис.2.190], при равенстве кодов А=В – сигнал с выхода 1 /в микросхеме выход 7/. При равенстве кодов сигнал с выхода 1 блока 33 закрывает ключи в блоке 37, поступает счетным импульсом в счетчик 34 импульсов и, как сигнал U_выд, на первый управляющий вход регистра 32. Счетчик 34 8-разрядный, максимальный код в нем 255 /11111111/, отсюда и максимальный коэффициент сжатия 255. Счетчик из микросхем К531ИЕ160 с временем срабатывания 8 нс [10, c.428]. При появлении неравных кодов со схемы 33 следует сигнал с выхода 2 или 3 /А<В/, которые объединены, сигнал с них используется для выдачи кода числа равных кодов из счетчика 34 импульсов через диоды на входы блока 38 и для заполнения в блоке 38 девятого разряда, с которого сигнал используется для опознания по нему кода числа равных кодов при декодировании. Этот же сигнал открывает ключи в блоке 37 /вход 1/ и обнуляет регистр 32. Выданный перед этим с блока 38 код является первым кодом последовательности, диаграмма 1, фиг.4, они помечены крестиками.

Коды, равные по величине и подсчитанные счетчиком 34, исключаются из потока. Емкость буферного накопителя 38 составляет 200×10³ 9-разрядных кодов для обеспечения темпа следования кодов с частотой 10 МГц. При следовании подряд кодов, разных по величине более 255, в работу вступает дешифратор 35. При коде 11111111 дешифратор 35 выдает сигнал, который одновременно открывает ключи в блоке 37, обнуляет регистр 32, сигналом U_выд выдает код из счетчика 34 /вход 1/ и обнуляет счетчик 34 /вход 2/, а в 9-й разряд блока 38 поступает сигнал опознания числа равных кодов. Пропускная способность кодера определяется временем срабатывания схемы 33 сравнения, которая обеспечивает до 40 Мбайт/с и удовлетворяет частоте следования кодов на входе кодера 40 МГц /фиг.3/. С выходов кодеров 12-14 9-разрядные коды в параллельном виде поступают на первый и второй информационные входы блока 15 /фиг.1/. На первый информационный вход блока 15 поступают с первого по девятый разряды кодов с кодера 12 и с первого по четвертый разряды кода с кодера 13, на второй информационный вход блока 15 поступают с пятого по девятый разряды кодов с кодера 13 и с первого по девятый разряды кодов с кодера 14. Первым кодом в первой строке правого кадра идет 14-разрядный код СИС /фиг.2/ на шестой информационный вход блока 15. Начиная со второй строки, первым кодом в каждой строке идет код ССИ 14-разрядный с СРИ 24 на пятый информационный вход блока 15. В сжатом потоке кодов со второго по 198 идут коды цветовых сигналов, затем два кода 199 и 200 звука 3в1 и 3в2. 9-разрядный код сигнала R и 1-4 разряды сигнала В составляют суммарный код, поступающий на первый информационный вход блока 15, 1-9 разряды сигнала G и 5-9 разряды кодов сигнала В составляют суммарный код, поступающий на второй информационный вход блока 15. На выходе блока 15 единицы в суммарном коде сигнала R и 1-4 разрядов сигнала В представляются положительными полусинусоидами моночастоты 140 МГц, а единицы в суммарном коде сигнала G и 5-9 разрядов В представляются отрицательными полусинусоидами той же частоты.

Работа формирователя 15 кодов, фиг.5.

Временные диаграммы работы на фиг.18. Блок 15 преобразует параллельные коды в последовательные и заменяет в них представление единиц с импульсов на положительные полусинусоиды моночастоты 140 МГц в 1-9 разрядах кодов R и 1-4 разрядах кодов В и на отрицательные полусинусоиды в 1-9 разрядах кодов G и 5-9 разрядах кодов В. На первый информационный вход блока 15 на первые 13 входов элементов И блока 39 поступают параллельно и синхронно разряды кодов R с кодера 12 и 1-4 разряды кодов В с кодера 13. На второй информационный вход блока 15 на первые входы 14 элементов И блока 44 поступают 1-9 разряды кодов сигнала G и 5-9 разряды кодов В с кодеров соответственно 14 и 13. На третий информационный вход в блок 49 поступают 14-разрядные коды сигнала звука с АЦП 26, аналогично на четвертый информационный вход – с АЦП 27. На пятый поступает код ССИ с СРИ 24 и на шестой – код СИС с СРИ 25. На вторые входы элементов И блоков 39, 44 и 49, 52 поступают последовательные 14-разрядные сигналы с СРИ соответственно 43, 48 и 51, 54, которые запускаются в работу сигналами U_п с ключей 55 и 56. С выходов блоков 39 и 44 импульсы кодов последовательно через элементы ИЛИ 40, 41 и 45, 46 поступают на управляющий вход выходных ключей 42 и 47 и открывают их на время своей длительности 7,1 нс. Выходной ключ 42 в открытом состоянии пропускает одну положительную полусинусоиду 140 МГц на выход, выходной ключ 47 пропускает на выход одну отрицательную полусинусоиду той же частоты. Выходы ключей 42, 47 объединены и являются первым выходом блока 15, выходной сигнал представляет собой полные и неполные синусоиды 140 МГц частоты со стабильностью 10^-7, как и несущая частота. Очередность следования кодов ССИ, R, В, G и сигнала звука в строке определяется счетчиком 58 импульсов и дешифратором 59. Счетчик 58 8-разрядный, ведет счет импульсов 10 МГц с первого по 200-й. При коде 00000001 импульс с первого выхода дешифратора 59 открывает ключ 55, пропускающий импульсы 10 МГц сигналами U_п на входы СРИ 43, 48. Со второго по 198 отсчеты строки /фиг.2/ идут коды сигналов R, В, G. С приходом 198 импульса строки сигнал со второго выхода дешифратора 59 закрывает ключ 55 и открывает ключ 56, при этом на вторые входы элементов ИЛИ 41, 46 приходят два кода сигнала звука, формируются по два кода сигнала звука. С приходом в счетчик 58 200-го импульса строки с третьего выхода дешифратора 59 импульс закрывает ключ 56, и сигнал с третьего выхода дешифратора запускает в работу СРИ 24, который выдает 14-разрядный код ССИ через открытый ключ 57 на третий вход элемента ИЛИ 41. С приходом первого импульса следующей строки в счетчик 58 процессы повторяются. С началом следующей стереопары на вход СРИ 25 и на управляющий вход ключа 57 приходит импульс 25 Гц. Ключ 57 закрывается на длительность 100 нс – длительность кода СИС, а код СИС поступает на третий вход элемента ИЛИ 46. С окончанием длительности кода СИС ключ 57 открывается и пропускает коды ССИ. Когда идет код СИС, не идет код ССИ, и наоборот. Амплитудный модулятор 30 /фиг.1/ состоит из последовательно соединенных кольцевого модулятора и полосового фильтра [4, с.234]. В кольцевом модуляторе подавляется несущая частота 2100 МГц, полосовой фильтр отфильтровывает нижнюю боковую частоту 1960 МГц, фиг.7. Верхняя боковая частота 2240 МГц с информацией кодов поступает в выходной усилитель 31 и излучается в эфир. При нестабильности несущей в 10^-7 занимаемая полоса в эфире ±224 Гц или 448 Гц. При передаче такой полосы достаточно много меньшей мощности, чем при передаче широкополосных сигналов существующих телевизионных систем. На приемной стороне радиосигналы принимаются блоком 61 /фиг.6/, являющимся селектором каналов с электронной настройкой. Блок 61 содержит входную цепь, усилитель радиочастоты и смеситель, на второй вход смесителя /вход 3/ с блока 89 подается частота, равная несущей частоте с передающей стороны, необходимая для детектирования однополосного сигнала. Сигнал со смесителя, являющийся выходным сигналом блока 61, поступает на вход усилителя 62 радиочастоты, где усиливается до необходимой величины и поступает на вход двухполярного амплитудного детектора 63, выполненного по схеме на фиг.8. Диод Д1 выделяет положительную огибающую модулирующего сигнала /фиг.18, диаг.9/. Диод Д2 из модулирующей выделяет огибающие положительных полусинусоид – символы единиц кодов сигнала R и 1-4 разряды кодов В. Диод Д3 из модулирующей выделяет огибающие отрицательных полусинусоид – символы единиц кодов G и 5-9 разрядов кодов В. С первого выхода блока 63 продетектированные положительные полусинусоиды частоты 140 МГц поступают на вход первого формирователя 64 импульсов, со второго выхода блока 63 продетектированные отрицательные полусинусоиды поступают на вход второго формирователя 65 импульсов. Формирователи 64, 65 импульсов выполнены по схеме несимметричного триггера с эмиттерной связью и формируют прямоугольные импульсы из гармонически изменяющихся сигналов. Импульсы имеют одну полярность и длительность, равную длительности импульсов на передающей стороне. Единицы в кодах представляются импульсами, нули – их отсутствием. Порядок работы приемной стороны задают сигналы канала формирования управляющих сигналов, задающая роль принадлежит блоку 88 выделения ССИ. При каждом приходе на вход блока 88 кода ССИ из 14 единиц на выходе его выдается строчный синхроимпульс /ССИ/, поступающий на первый вход синтезатора 89 частот, и открывает первый ключ 90.

По сигналам ССИ производится подстройка частоты блока 89, собственная стабильность которого 10^-6. Вторые входы блока 89 подключены к второй группе выходов блока 60, сигнал с которого определяет частоту, выдаваемую с третьего выхода синтезатора 89 частот на третий вход блока 61. Синтезатор 89 частот выдает: с первого выхода тактовые импульсы 140 МГц, со второго выхода импульсы 100 кГц дискретизации звука, с третьего – синусоидальные колебания соответствующей несущей частоты, с четвертого – импульсы 10 МГц, с пятого – импульсы 40 МГц дискретизации кодов видеосигналов, с шестого выхода импульсы 50 Гц частоты кадров, с седьмого выхода импульсы 50 кГц частоты строк, с восьмого – импульсы 80 МГц двойной частоты дискретизации кодов, с девятого – импульсы 1 Гц. С формирователя 64 импульсов коды сигнала R и 1-4 разряды кодов В поступают в первый приемный регистр 66, со второго формирователя 65 импульсов коды сигнала G и 5-9 разряды кодов В поступают во второй приемный регистр 67. Приемные регистры 66, 67 каждый имеет по 14 разрядов для приема суммарных кодов. С блока 66 1-9 разряды кодов R выдаются в регистр 68 сигнала R, 1-4 разряды кодов В выдаются в 1-4 разряды регистра 73 сигнала В. С блока 67 5-9 разряды кодов В выдаются в 5-9 разряды регистра 73 сигнала В, 1-9 разряды кодов G выдаются в регистр 78 сигнала G. С выходов регистров 68, 73, 78 коды сигналов R, В, G синхронно выдаются с частотой 10 МГц в свои декодеры 69, 74, 79.

Работа декодеров, фиг.9.

Коды в параллельном виде поступают в первый регистр 100, с которого выдаются в накопитель 101 кодов кадра емкостью 200×10³ 9-разрядных кодов. Из накопителя 101 коды выдаются сигналами 10 МГц с ключа 110. При закрытом ключе 110 накопитель кодов 101 сосредотачивает коды в себе. Исходное состояние ключей в блоке 103 открытое, в блоке 105 закрытое, ключей 108, 110, 111 открытое, ключа 109 закрытое. В 1-8 разряды второго регистра 102 поступают сигналы 1-8 разрядов, а при наличии в 9-м разряде сигнала опознания кода числа равных кодов он поступает в 9-й разряд регистра 102, с которого код выдается сигналом с ключа 111 уже с частотой 40 МГц. Пока в регистр 102 поступают коды без сигнала опознания, они поступают через открытые ключи в блоке 103 в третий регистр 104, с него выдаются сигналом U_выд1 с ключа 108 на выход декодера с частотой 40 МГц. Сигнал U_выд1 при выдаче кода и обнуляет регистр 104. При поступлении в регистр 102 кода с сигналом опознания в 9-м разряде сигнал с девятого разряда закрывает ключи в блоке 103, открывает ключи в блоке 105, закрывает ключи 108, 110, 111 и открывает ключ 109. Выдача кодов с регистра 102 прерывается, а накопитель 101 производит накопление кодов кадра, так как в него коды продолжают поступать.

Код числа равных кодов через открытые ключи в блоке 105 поступает в вычитающий счетчик 106 импульсов, на счетный вход которого с ключа 109 поступают импульсы 40 МГц. Импульсы с ключа 109 поступают сигналом выдачи U_выд2 на второй управляющий вход регистра 104 и выдают содержащийся в нем код, но при этом не обнуляют его. Поэтому пока идет работа счетчика 106 на вычитание, из регистра 104 выдается один и тот же код, эти коды были изъяты при сжатии потока в кодере на передающей стороне. С выхода регистра 104 идет восстановленный на 100% поток кодов. С регистра 104 идут 8-разрядные коды с дискретизацией 40 МГц в блоки соответственно 70, 75, 80. По окончании вычитания в счетчике 106 в дешифратор 107 поступает код из нулей, с выхода дешифратора 107 сигнал синхронно закрывает ключи в блоке 105, закрывает ключ 109, открывает ключи в блоке 103 и ключи 108, 110, 111. С накопителя 101 опять выдаются коды в регистр 102, с него через открытые ключи блока 103 – в регистр 104, процессы повторяются.

Пропускная способность декодера определяется временем срабатывания 10,5 нс счетчика 106 /микросхема 100ИЕ137 [l0, с.428]/ плюс время срабатывания дешифратора 107 6 нс, микросхема 100ИД161 [10, с.433]. Скорость восстановления потока кодов до 50 Мбайт/с. Восстановленный поток с частотой 40 МГц и числом 800 отсчетов в строке поступает на вход блока 70 /75, 80/ обработки кодов для их удвоения /800×2/. Удвоение отсчетов выполняется получением промежуточных /средних/ кодов между каждым прошедшим и следующим за ним кодом. Блоки 70, 75, 80 выполняют сложение кодов и деление суммы на два, выполнены они идентично таким же блокам в прототипе [1, с.7, фиг. 14] и работают аналогично.

Работа накопителей кодов 71, 76, 81, фиг.10.

Сигналы с блока 70 поступают в блок 71 на 1-8 входы всех блоков 112 регистров. Заполнение кодами строк блоков регистров 112 начинается с открытием сигналом 50 Гц первого ключа 113 в блоке 112₁ регистров /фиг.11/. Ключ 113 пропускает импульсы U_д 80 МГц на вход распределителя 115 импульсов, тактовые импульсы с которого поступают последовательно на первые /тактовые/ входы разрядов параллельно восьми регистрам 117. По заполнении регистров 117 с последнего выхода /1600/ распределителя 115 импульсов сигнал закрывает ключ 113 и выходным управляющим сигналом открывает ключ 113 в следующем блоке 112₂ регистров, регистры 117 которого заполняются кодами второй строки. За период кадра 20 мс последовательно кодами заполняются регистры 117 всех блоков 112 регистров. С блока 112₁₀₀₀ /фиг.10/ выходной управляющий сигнал поступает параллельно на четвертые управляющие входы всех блоков 112 регистров и открывает в них вторые ключи 114 /фиг.11/, которые пропускают по одному сигналу U_выд, синхронно выдающему из всех блоков 112 коды кадра в блок 72 /77, 82/. Каждый накопитель 71, 76, 81 кодов кадра имеет выходов 12,8×10 /1600×8×1000/, которые подключены к стольким же входам в блоках 72, 77, 82, каждый из которых имеет в своем составе 1,6×10⁶ преобразователей “код-число импульсов излучений”. Выходы блоков 72, 77, 82 подключены к стольким же входам 4,8×10⁶ /3×1,6×10⁶/ в СД-экране 83. Современные технологии изготовления микросхем позволяют накопитель кодов кадра и соответствующие им блоки формирования управляющих сигналов выполнить попарно в одном ЧИПе и ввиду большого числа соединений между ними и СД-экраном исполнить их на тыльной стороне СД-экрана в единой с ним конструкции.

Работа системы

ФЭП формирует правый и левый кадры стереопар двумя матрицами ПЗИ /фиг.1/, сигналы цветовых сигналов с которых преобразуются АЦП 9-11 с частотой 40 МГц в 8-разрядные коды, поступающие в кодеры 12-14. Кодеры выполняют сжатие потоков кодов с коэффициентом не менее 4. Формирователь 15 кодов из сжатых потоков формирует один поток, в которых единицы кодов сигнала R и 1-4 разрядов кодов В представляются положительными полусинусоидами, единицы кодов сигнала G и 5-9 разряды кодов В представляются отрицательными полусинусоидами моночастоты 140 МГц. Информация кодов передается верхней боковой частотой 2240 МГц несущей передатчика 28. Приемная сторона /фиг.6/ принимает радиосигналы одним трактом приема и обработки кодов, производит двухполярное детектирование, выделяет строчные ССИ и синхроимпульсы стереопар СИС, представление единиц в кодах возвращает к импульсам. Декодеры 69, 74, 79 восстанавливают потоки кодов, блоки 70, 75, 80 выполняют удвоение отсчетов в строке и выдают коды сигналов R, В, G с частотой 80 МГц в накопители 71, 76, 81 кодов кадра, которые сосредотачивают коды последовательно правого и левого. С приходом первого импульса с ключа 94 на первые управляющие входы блоков 71, 76, 81 в них сосредотачиваются коды правого кадра, по окончании которого коды выдаются в блоки 72, 77, 82, в которых коды cоответственно их значениям преобразуются в число импульсных излучений светодиодами СД-экрана 83. С приходом второго импульса с ключа 94 в блоки 71, 77, 81 в них идет накопление кодов левого кадра, параллельно второй импульс поступает в триггер 95, со второго выхода которого сигнал поступает в ИК-передатчик 84, выдающий световой импульс в ИК-приемник 86. ИК-приемник 86 выдает сигнал в ЖК-ячейки левого стекла 3Д-очков 85, затемняя его на 20 мс. Правый глаз видит свой кадр. С выдачей кодов левого кадра в блоки 72, 77, 82 светодиоды формируют на экране изображение левого кадра. ИК-приемник 86 сам формирует второй сигнал в ЖК-ячейки правого стекла, затемняя его на 20 мс, левый глаз видит свой кадр. Воспроизводимый видеорежим 1600×1000×50 Гц. Процесс получения объемного изображения может быть получен и без ИК-передатчика 84 подключением ИК-приемника 86 к второму выходу триггера 95. Результатом данной системы являются уменьшение энергоемкости в два раза против прототипа и введение в практику эксплуатации телевизионных приемников поканального учета времени просмотра телепередач. Технические характеристики системы в таблице 2.

Использованные источники

1. Патент 2334369 С1, кл. H04N 15/00, бюл. 26 от 20.09.08 г., прототип.

2. Колесников О.В., Шишигин И.В. Аппаратные средства PC. 5-е изд, СПб., 2004, с.558-565, 832, 835.

3. Мураховский В.И. Устройство компьютера, М., 2003, с.552.

4. Радиопередающие устройства. М.С.Шумилин и др. 1981, М., с.234-235.

5. Патент 2246801, кл. H04N 15/00, бюл. 20, 2006 г., аналог.

6. “Домашний компьютер”, 12, 2006, с.43.

7. “Радио”, 9, 2004, с.47.

8. Сандлер К. Ноутбуки для “чайников”. Справочник, М., 2008, с.86.

9. М.В.Юдин, А.В.Куприянова. “Самоучитель работы на ноутбуке”. 3-е изд., СПб., 2007, с.4, цветная вставка.

10. Цифровые интегральные микросхемы. Справочник. Минск, 1991, с.272, 279, 428, 433.

Таблица 2
Технические характеристики	Значения
Передающая сторона
Передача кодов стереопар	верх. бок. частота
	2240 МГц
Несущая частота	2100 МГц
Занимаемая полоса в эфире	±224 Гц или 448 Гц
Тактовая частота	140 МГц
Формирование кодов стереопар	двумя матрицами ПЗИ
Частота дискретизации кодов	40 МГц
Видеорежим передающей стороны	800отсч×1000стр×50 Гц
Наименьший коэффициент сжатия потока кодов	4
Приемная сторона
Воспроизводимый видеорежим	1600×1000×50 Гн
Дискретизация кодов	80 МГц
Разрешение кадра	1,6×106 пикселов
Воспроизведение изображения	светодиодный экран
Получение объемного изображения	через 3Д-очки и ИК-приемник

Формула изобретения

Система стереотелевидения, содержащая передающую сторону, включающую фотоэлектрический преобразователь (ФЭП), первый-третий аналого-цифровые преобразователи (АЦП) видеосигналов, первый-третий кодеры, информационные входы которых подключены к выходам соответственно первого-третьего АЦП видеосигналов, а управляющие входы кодеров объединены, первый и второй АЦП сигнала звука, на информационные входы которых поданы звуковые сигналы, последовательно соединенные генератор синусоидальных колебаний и синтезатор частот, формирователь кодов, первый и второй самоходные распределители импульсов (СРИ), триггер, с первого по пятый ключи и передатчик радиосигналов, содержащий один канал из последовательно соединенных усилителя несущей частоты, вход которого подключен к соответствующему выходу синтезатора частот, амплитудный модулятор, второй вход которого подключен к первому выходу формирователя кодов, и выходной усилитель, второй выход синтезатора частот подключен к вторым управляющим входам первого и второго АЦП сигнала звука и к третьему управляющему входу формирователя кодов, третий выход синтезатора частот подключен параллельно к сигнальным входам двух соответствующих ключей, четвертый выход подключен к сигнальному входу первого ключа, выход которого подключен к входу триггера, пятый выход подключен к первому управляющему входу формирователя кодов и к первым управляющим входам обоих АЦП сигнала звука, шестой выход подключен к второму управляющему входу формирователя кодов, седьмой выход подключен к третьим управляющим входам АЦП сигнала звука, выход первого АЦП сигнала звука подключен к третьему информационному входу формирователя кодов, второй выход которого подключен к входу первого СРИ, выходы которого объединены и подключены к соответствующему информационному входу формирователя кодов, выходы второго СРИ объединены и подключены к соответствующему информационному входу формирователя кодов, к первому информационному входу которого подключены выходы первого кодера, к второму информационному входу подключены выходы третьего кодера, ФЭП содержит первый и второй объективы и с первого по третий предварительные усилители, выходы которых являются первым-третьим выходами ФЭП и подключены к информационным входам соответственно первого-третьего АЦП видеосигналов, управляющие входы которых объединены, первый-третий кодеры идентичны, каждый включает последовательно соединенные регистр, схему сравнения, счетчик импульсов и дешифратор, последовательно соединенные блок элементов задержек, блок ключей и буферный накопитель кодов кадра, информационными входами кодера являются поразрядно объединенные 1-8 входы регистра, первые входы схемы сравнения и 1-8 входы блока, элементов задержек, выходами являются 1-9 выходы буферного накопителя кодов кадра, управляющий вход которого является управляющим входом кодера, первый выход схемы сравнения подключен к первому управляющему входу регистра, к счетному входу счетчика импульсов и к второму управляющему входу блока ключей, второй и третий выходы схемы сравнения объединены, объединенный выход подключен к второму управляющему входу регистра, к первому управляющему входу блока ключей, к первому управляющему входу счетчика импульсов и к девятому входу буферного накопителя кодов кадра, 1-8 выходы счетчика импульсов подключены к входам дешифратора и через диоды – к 1-8 входам буферного накопителя кодов кадра, выход дешифратора подключен к второму управляющему входу счетчика импульсов и через диод – к первому управляющему входу блока ключей, формирователь кодов включает три канала, первый и второй каналы идентичны, выходы их объединены, первый канал включает последовательно соединенные первый блок элементов И, первый и второй элементы ИЛИ и первый выходной ключ, и первый СРИ, второй канал включает последовательно соединенные второй блок элементов И, третий и четвертый элементы ИЛИ и второй выходной ключ, и второй СРИ, вторые входы блоков элементов И подключены к выходам СРИ своих каналов, выходы выходных ключей объединены и являются первым выходом формирователя кодов, третий канал включает третий и четвертый блоки элементов И, пятый и шестой элементы ИЛИ, выход пятого элемента ИЛИ подключен к второму входу второго элемента ИЛИ, выход шестого элемента ИЛИ подключен к второму входу четвертого элемента ИЛИ, и третий и четвертый СРИ, выходы которых подключены к вторым входам соответственно третьего и четвертого блоков элементов И, формирователь кодов включает первый и второй ключи и последовательно соединенные счетчик импульсов и дешифратор, первый выход которого подключен к первому управляющему входу первого ключа, второй выход подключен к второму управляющему входу первого ключа и к первому управляющему входу второго ключа, третий выход подключен к второму управляющему входу второго ключа и является вторым выходом формирователя кодов, подключен к входу первого СРИ передающей стороны, выход первого ключа подключен к входам первого и второго СРИ, выход второго ключа подключен к входам третьего и четвертого СРИ, управляющими входами формирователя кодов являются: первым – объединенные счетный вход счетчика импульсов и сигнальные входы первого и второго ключей, вторым – объединенные сигнальные входы выходных ключей, третьим – управляющий вход счетчика импульсов, содержащая приемную сторону, включающую антенну, блок управления, тракт приема и обработки кодов видеосигналов, вход которого подключен к антенне, плоскопанельный светодиодный экран (СД-экран), на верхней части корпуса которого расположен ИК-передатчик, 3Д-очки с ИК-приемником на оправе, канал формирования управляющих сигналов и два канала воспроизведения звука, тракт приема и обработки кодов видеосигналов содержит блок приема радиосигналов, первый вход которого подключен к антенне, вторая группа входов подключена к первой группе выходов блока управления, усилитель радиочастоты и двухполярный амплитудный детектор, первый и второй формирователи импульсов, подключенные соответственно к первому и второму выходам двухполярного амплитудного детектора, и три канала: сигнала R, сигнала В и сигнала G, каждый из которых включает последовательно соединенные декодер, блок обработки кодов, накопитель кодов кадра и блок формирования управляющих сигналов, выходы трех блоков формирования управляющих сигналов подключены к соответствующим входам СД-экрана, плоскопанельный светодиодный экран включает экранное стекло и излучающие элементы матрицы соответственно разрешению кадра (1600×1000), выполненные в экранном стекле, каждый излучающий элемент матрицы включает три светодиодных ячейки, каждая из которых излучает один из основных цветов R, В, G, светодиодная ячейка содержит светодиод белого свечения и соответствующий цветной светофильтр на излучающей стороне, входы светодиодов подключены к соответствующим выходам соответствующих блоков формирователей управляющих сигналов, канал формирования управляющих сигналов включает последовательно соединенные блок выделения строчных синхроимпульсов (ССИ), синтезатор частот, первый ключ, счетчик импульсов дешифратор, и блок выделения синхроимпульсов стереопар (СИС), первый выход дешифратора подключен параллельно к первым управляющим входам первого и второго каналов воспроизведения звука, второй выход дешифратора подключен к вторым управляющим входам первого и второго каналов воспроизведения звука, к управляющему входу счетчика импульсов и к второму управляющему входу ключа, третий и четвертый управляющие входы каналов воспроизведения звука подключены соответственно к первому и второму выходам синтезатора частот, информационный вход первого канала воспроизведения звука подключен к выходу первого формирователя импульсов, информационный вход второго канала воспроизведения звука подключен к выходу второго формирователя импульсов, первый и второй входы блока выделения ССИ подключены к выходам соответственно первого и второго формирователей импульсов, первый вход синтезатора частот подключен к выходу блока выделения ССИ, вторая группа входов подключена к второй группе выходов блока управления, третий выход синтезатора частот подключен к третьему входу блока приема радиосигналов, четвертый выход синтезатора частот подключен к сигнальному входу первого ключа, пятый выход подключен к объединенным управляющим входам блоков обработки кодов, седьмой и восьмой выходы подключены соответственно к объединенным вторым управляющим входам и объединенным третьим управляющим входам соответственно накопителей кодов кадра, декодеры идентичны, каждый содержит последовательно соединенные первый регистр, накопитель кодов кадра, второй регистр, первый блок ключей, содержащий восемь ключей, и третий регистр, последовательно соединенные второй блок ключей, содержащий восемь ключей, вычитающий счетчик импульсов и дешифратор, с первого по четвертый ключи, выход дешифратора подключен параллельно к первому управляющему входу первого блока ключей, к второму управляющему входу второго блока ключей, к первым управляющим входам первого, третьего и четвертого ключей, к второму управляющему входу второго ключа, выход первого ключа подключен к первому управляющему входу третьего регистра, к второму управляющему входу которого подключен выход второго ключа, выход третьего ключа подключен к управляющему входу накопителя кодов кадра, 1-9 выходы которого подключены к 1-9 входам второго регистра, управляющий вход которого подключен к выходу четвертого ключа, 1-8 входы первого и второго блоков ключей поразрядно объединены и подключены к 1-8 выходам второго регистра, девятый выход которого подключен параллельно к второму управляющему входу первого блока ключей, первому управляющему входу второго блока ключей, к второму управляющему входу первого, третьего и четвертого ключей и к первому управляющему входу второго ключа, сигнальные входы первого, второго, четвертого ключей объединены и являются управляющим входом декодера, следующим управляющим входом которого являются объединенные сигнальный вход третьего ключа и управляющий вход первого регистра, 1-8 входы вычитающего счетчика импульсов подключены к 1-8 выходам второго блока ключей, счетный вход вычитающего счетчика импульсов подключен к выходу второго ключа, выходы третьего регистра являются выходами декодера и подключены к 1-8 входам блока обработки кодов своего канала, 1-8 выходы блока обработки кодов подключены к 1-8 входам накопителя кодов кадра своего канала, накопители кодов кадра идентичны, каждый включает блоки регистров по числу строк в кадре, информационным входом накопителя кодов кадра являются поразрядно объединенные 1-8 входы всех блоков регистров, управляющими входами являются: первым – первый управляющий вход первого блока регистров, вторым – объединенные вторые управляющие входы блоков регистров, третьим – объединенные третьи управляющие входы блоков регистров, каждый управляющий выход предыдущего блока регистров является первым управляющим входом каждого последующего блока регистров, управляющий выход последнего блока регистров параллельно подключен к четвертым управляющим входам всех блоков регистров, выходами накопителя кодов кадра являются выходы всех блоков регистров, и подключены к входам блока формирования управляющих сигналов своего канала, блоки регистров идентичны, каждый включает первый и второй ключи, распределитель импульсов и восемь регистров, информационным входом блока регистров являются поразрядно объединенные третьи входы разрядов восьми регистров, выходами являются параллельные выходы всех разрядов восьми регистров, управляющими входами являются: первым – первый управляющий вход первого ключа, вторым – сигнальный вход второго ключа, третьим – сигнальный вход первого ключа, четвертым – первый управляющий вход второго ключа, выход первого ключа подключен к входу распределителя импульсов, выходы которого последовательно подключены к первым управляющим входам разрядов параллельно восьми регистров, последний выход (1600) распределителя импульсов подключен к второму управляющему входу первого ключа и является управляющим выходом, подключенный к первому управляющему входу следующего блока регистров, выход второго ключа подключен параллельно к вторым управляющим входам разрядов восьми регистров и к второму управляющему входу второго ключа, блоки формирования управляющих сигналов идентичны, отличающаяся тем, что на передающей стороне введены в фотоэлектрический преобразователь (ФЭП) первая матрица ПЗИ – прибор с зарядовой инжекцией, фоточувствительная сторона которой расположена в фокальной плоскости первого объектива, и вторая матрица ПЗИ, фоточувствительная сторона которой расположена в фокальной плоскости второго объектива, первые входы обоих матриц ПЗИ подключены к выходам соответственно второго и третьего ключей, сигнальные входы которых объединены и подключены к второму выходу (50 кГц) синтезатора частот, вторые входы обоих матриц ПЗИ подключены к выходам соответственно четвертого и пятого ключей, сигнальные входы которых и управляющие входы первого-третьего АЦП видеосигналов объединены и подключены к третьему выходу синтезатора частот, одноименные первые, вторые и третьи выходы обоих матриц ПЗИ объединены и подключены к входам соответственно первого, второго и третьего предварительных усилителей, управляющий вход первого ключа подключен к первому выходу /25 Гц/ синтезатора частот, первый выход триггера подключен параллельно к управляющим входам второго и четвертого ключей, второй выход триггера подключен параллельно к управляющим входам третьего и пятого ключей, объединенные управляющие входы кодеров подключены к пятому выходу синтезатора частот, первый выход которого подключен к входу второго СРИ и к четвертому управляющему входу формирователя кодов, к первому информационному входу которого подключены с первого по четвертый выходы второго декодера, а с пятого по девятый выходы второго декодера подключены к второму информационному входу формирователя кодов, к четвертому информационному входу которого подключен выход второго АЦП сигнала звука, выходы первого и второго СРИ подключены соответственно к пятому и шестому информационным входам формирователя кодов, а вход передатчика радиосигналов подключен к восьмому выходу синтезатора частот, в формирователь кодов введен третий ключ, вход которого является пятым информационным входом, управляющий вход третьего ключа является четвертым управляющим входом формирователя кодов, выход третьего ключа подключен к третьему входу второго элемента ИЛИ, третий вход четвертого элемента ИЛИ является шестым информационным входом формирователя кодов, первым информационным которого являются с первого по тринадцатый первые входы первого блока элементов И, подключенные к 1-9 выходам первого кодера и к 1-4 выходам второго кодера, вторым информационным входом являются с первого по четырнадцатый первые входы второго блока элементов И, подключенные к 1-9 выходам третьего кодера и к 5-9 выходам второго кодера, четвертым информационным входом формирователя кодов являются с первого по четырнадцатый первые входы четвертого блока элементов И, на приемной стороне введены первый и второй приемные регистры, информационный вход первого приемного регистра подключен к выходу первого формирователя импульсов, информационный вход второго приемного регистра подключен к выходу второго формирователя импульсов, одноименные первые и вторые управляющие входы приемных регистров объединены и подключены соответственно к четвертому и первому выходам синтезатора частот, каждый приемный регистр включает четырнадцать разрядов, в каждый из цветовых каналов введены регистр сигнала R, регистр сигнала В и регистр сигнала G, управляющие входы которых объединены и подключены к четвертому выходу (10 МГц) синтезатора частот, информационные 1-9 входы регистра сигнала R подключены к 1-9 выходам первого приемного регистра, информационные 1-4 и 5-9 входы регистра В подключены соответственно к 10-13 и 10-14 выходам соответственно в первом и втором приемных регистрах, информационные 1-9 входы регистра сигнала G подключены к 1-9 выходам второго приемного регистра, информационные входы 1-9 каждого декодера подключены соответственно к 1-9 выходам регистра сигнала R, В, G своего канала, первым управляющим входом в каждом декодере являются объединенные первый управляющий вход регистра и сигнальный вход третьего ключа, вторым управляющим входом являются объединенные сигнальные входы первого, второго и четвертого ключей, одноименные первые и вторые управляющие входы декодеров объединены и подключены соответственно к четвертому и пятому выходам синтезатора частот, на приемной стороне введены пульт дистанционного управления и блок учета времени приема телевизионных каналов (блок учета ВПТК), который включает последовательно соединенные счетчик секунд, вход которого является информационным входом блока, подключенный к девятому выходу синтезатора частот, и первый дешифратор, последовательно соединенные фотоприемник, вход которого является управляющим входом блока учета ВПТК, оптически соединенный с излучающим выходом пульта дистанционного управления (ПДУ), и второй дешифратор включает каналы по числу принимаемых телевизионных каналов, каждый из которых содержит последовательно соединенные ключ, счетчик минут, третий дешифратор и счетчик часов, включает постоянное запоминающее устройство, последовательно соединенные USB-порт и модуль флэш-памяти, последовательно соединенные включатель, подключенный к входу счетчика секунд, формирователь импульса и самоходный распределитель импульсов (СРИ), и генератор тактовых импульсов, первый-третий выходы которого подключены к вторым управляющим /тактовым/ входам соответственно счетчика секунд, параллельно счетчиков минут, параллельно счетчиков часов, выходы СРИ подключены: первый – к управляющему входу постоянного запоминающего устройства, остальные последовательно к первым управляющим входам счетчиков часов, выход первого дешифратора подключен к первому управляющему входу счетчика секунд и параллельно к сигнальным входам всех ключей, управляющий вход каждого ключа подключен к соответствующему выходу второго дешифратора, первый управляющий вход каждого счетчика минут подключен к выходу третьего дешифратора своего канала, выход постоянного запоминающего устройства и выходы счетчиков часов объединены и через USB-порт подключены к входу модуля флэш-памяти, в канал формирования управляющих сигналов введены последовательно соединенные второй ключ, сигнальный вход которого подключен к шестому выходу синтезатора частот, управляющий вход подключен к выходу блока выделения СИС, и триггер, второй выход которого через переключатель подключен к ИК-передатчику или ИК-приемнику 3Д-очков, выход второго ключа подключен к объединенным первым управляющим входам накопителей кодов кадра и объединенным управляющим входам блоков формирования управляющих сигналов, которые идентичны и каждый включает блок схем формирования импульсов, вход (50 Гц) которого является управляющим входом блока формирования управляющих сигналов, и преобразователи “код-число импульсов излучений” по числу разрешения (1600×1000) кадра, каждый из преобразователей “код – число импульсов излучений” включает последовательно соединенные дешифратор, 1-8 входы которого являются входом преобразователя, блок ключей из 255 ключей и выходной ключ, СРИ, включающий 255 разрядов, выходы которых подключены к сигнальным входам соответствующих 255 ключей блока ключей, выходы ключей объединены и подключены к управляющему входу выходного ключа, и включает источник питания, выход которого подключен к сигнальному входу выходного ключа, 255 выходов дешифратора подключены к первым управляющим входам соответствующих ключей в блоке ключей, выход выходного ключа является выходом преобразователя, блок схем формирования импульсов содержит схемы формирования импульса по числу преобразователей “код – число импульсов излучений”, выход каждой схемы формирования импульса подключен к входу СРИ своего преобразователя, информационными входами блока формирования управляющих сигналов являются входы дешифраторов всех преобразователей, выходами являются выходы всех выходных ключей преобразователей, выходы блоков формирования управляющих сигналов подключены к соответствующим входам СД-экрана, блок выделения ССИ и блок выделения СИС идентичны, каждый включает последовательно соединенные счетчик импульсов и дешифратор, элемент НЕ, первый и второй диоды, информационным входом является счетный вход счетчика импульсов, к которому подключен и вход элемента НЕ, управляющим входом является вход первого диода, выход которого и выход элемента НЕ подключены к управляющему входу счетчика импульсов, выходы соответствующих разрядов счетчика импульсов подключены к соответствующим входам дешифратора, выход которого является выходом блока и через второй диод подключен к выходу элемента НЕ и к управляющему входу счетчика импульсов, информационный вход блока выделения ССИ подключен к выходу первого формирователя импульсов, управляющий его вход подключен к выходу второго формирователя импульсов, информационный вход блока выделения СИС подключен к выходу второго формирователя импульсов, управляющий его вход подключен к выходу первого формирователя импульсов.

РИСУНКИ