Патент на изобретение №2383104

(54) УСТРОЙСТВО КОДОВОЙ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

(57) Реферат:

Устройство кодовой цикловой синхронизации относится к системам передачи дискретной информации и может быть использовано для цикловой синхронизации в системах помехоустойчивой защиты информации, в которых применяются корректирующие, в частности каскадные коды. Технический результат – повышение достоверности приема информации в каналах с высоким уровнем помех. Для этого в устройство кодовой цикловой синхронизации введены дешифратор подтвержденных слов, коммутатор номеров, распределитель, блок счетчиков. На выходе порогового блока формируются сигналы об окончании каждого блока информации. Техническим результатом, достигаемым при применении устройства, является повышение достоверности приема информации в каналах с высоким уровнем помех. 1 ил.

Изобретение относится к системам передачи дискретной информации и может быть использовано для цикловой синхронизации в системах помехоустойчивой защиты информации, в которых применяются корректирующие, в частности каскадные коды.

В устройствах кодовой цикловой синхронизации синхронизирующие признаки передают словами помехоустойчивого кода. Для синхронизации используется избыточность кода и передачи дополнительных синхронизирующих символов не требуется. После приема последовательной информации признаки синхронизации снимаются с помехоустойчивого кода, не уменьшая корректирующей способности кода.

Наиболее эффективно использование кодовой цикловой синхронизации в каскадных кодах. В этом случае синхронизация обеспечивается за счет многократного повторения признаков синхронизации в различных словах внутреннего кода каскадного кода.

При разработке устройств кодовой цикловой синхронизации актуальной задачей является повышение достоверности приема информации в каналах связи с высоким уровнем помех.

Известно устройство цикловой синхронизации, содержащее накопитель информации, выполненный на регистре задержки, и узел обнаружения ошибок, входы которых объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен со входом регистра синдрома, выход которого соединен с входом блока дешифраторов [авторское свидетельство СССР 849521, H04L 7/08, опубл. 1981].

Такое устройство обладает недостаточной достоверностью приема информации в каналах связи с помехами за счет синхронизации только по безошибочным словам помехоустойчивого кода.

Одним из вариантов устройства цикловой синхронизации является устройство кодовой цикловой синхронизации, содержащее накопитель информации, выполненный на регистре задержки, и узел обнаружения ошибок, входы которых объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен со входом регистра синдрома, выход которого соединен с входом блока дешифраторов, выход которого соединен с входом блока сумматоров по модулю два, другой вход которого соединен с выходом регистра второго фильтра Хаффмена, входы блока сравнения номеров соединены со старшими разрядами счетчика, выход блока сравнения номеров соединен со старшими разрядами адресного входа оперативного запоминающего устройства (ОЗУ), младшие разряды адресного входа которого соединены с младшими разрядами счетчика, тактовый вход счетчика соединен с входом синхронизации устройства, разрешающий вход счетчика синхронизации соединен с выходом порогового блока, выход ОЗУ соединен с полным сумматором, на другой вход которого постоянно подана логическая «1», выход полного сумматора соединен с информационным входом ОЗУ, выход счетчика синхронизации является выходом синхронизации устройства, а выход регистра задержки является информационным выходом устройства [патент РФ 2197788, H04L 7/08, опубл. 2003].

Недостатком этого устройства является низкая достоверность приема информации в каналах связи с помехами из-за отсутствия функциональных узлов, позволяющих выполнять цикловую синхронизацию при количестве ошибок в словах помехоустойчивого кода, превышающем его корректирующую способность.

Наиболее близким к предлагаемому устройству является устройство кодовой цикловой синхронизации (прототип), содержащее накопитель информации, выполненный на регистре задержки, и узел обнаружения ошибок, входы которых объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход второго фильтра Хаффмена соединен со входом регистра синдрома, выход которого соединен с входом блока дешифраторов, выход которого соединен с входом блока сумматоров по модулю два, другой вход которого соединен с выходом регистра второго фильтра Хаффмена, входы блока сравнения номеров соединены со старшими разрядами счетчика, выход блока сравнения номеров соединен со старшими разрядами адресного входа ОЗУ, младшие разряды адресного входа которого соединены с младшими разрядами счетчика, тактовый вход счетчика соединен с входом синхронизации устройства, разрешающий вход счетчика синхронизации соединен с выходом порогового блока, выход ОЗУ соединен с полным сумматором, на другой вход которого постоянно подана логическая «1», выход полного сумматора соединен с информационным входом ОЗУ, выход счетчика синхронизации является выходом синхронизации устройства, а выход регистра задержки является информационным выходом устройства, первый вход схемы ИЛИ соединен с выходом блока дешифраторов, второй вход схемы ИЛИ соединен с выходом схемы счета последовательности номеров, а выход схемы счета последовательности номеров соединен с коммутатором, вход схемы счета последовательности номеров соединен с выходом схемы сравнения номеров, вход которой соединен с полным сумматором номеров, выход схемы ИЛИ соединен с разрешающим входом ОЗУ, выход блока сумматоров по модулю два связан со схемой сравнения номеров, коммутатором и блоком регистров, выход блока регистров соединен с первым входом полного сумматора номеров, на второй вход которого постоянно подана логическая «1», выход полного сумматора соединен с пороговым блоком, выход коммутатора связан со счетчиком синхронизации и блоком сравнения номеров, выход блока дешифраторов соединен с коммутатором [патент РФ 2302701, H04L 7/08, опубл. 2007].

Недостатком прототипа является низкая достоверность приема информации в каналах с высоким уровнем помех из-за отсутствия функциональных узлов, позволяющих синхронизироваться по коротким последовательностям информации, закодированной помехоустойчивым кодом, соответствующим многовариантным решениям.

Цель изобретения – повышение достоверности приема информации устройством кодовой цикловой синхронизации и, как следствие, обеспечение возможности его работы в каналах с высоким уровнем помех.

Для достижения цели предложено устройство кодовой цикловой синхронизации, содержащее накопитель информации, выполненный на основе двух ОЗУ со схемой управления, и узел обнаружения ошибок, входы которых объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход сумматора второго фильтра Хаффмена соединен с входом регистра синдрома, выход которого соединен с входом блока дешифраторов, выход которого соединен с входом блока сумматоров по модулю два, другой вход которого соединен с выходом регистра второго фильтра Хаффмена, выход блока сумматоров по модулю два соединен с входом блока регистров и вторым входом схемы сравнения номеров, выход блока регистров соединен с входом полного сумматора номеров, на другой вход которого постоянно подана логическая «1», выход полного сумматора номеров соединен с первым входом схемы сравнения номеров, выход которой соединен с входом схемы счета последовательности номеров, содержащей последовательно соединенные схему отбора, коммутатор счета, схему регистров счета, полный сумматор, схему определения последовательности заданной длины, пороговый блок, при этом выход накопителя является информационным выходом устройства. Новым является то, что в устройство введены дешифратор подтвержденных слов, коммутатор номеров, распределитель, блок счетчиков, при этом первый вход дешифратора подтвержденных слов соединен с выходом схемы сравнения номеров, второй вход дешифратора подтвержденных слов соединен с выходом блока дешифраторов, выход дешифратора подтвержденных слов соединен со вторым входом распределителя и вторым управляющим входом коммутатора номеров, первый управляющий вход которого соединен с выходом схемы счета последовательности номеров и с первым входом распределителя, третий вход коммутатора номеров, являющийся информационным входом, соединен с выходом блока сумматоров по модулю два, выход коммутатора номеров соединен с первым входом блока счетчиков, второй вход которого соединен с выходом распределителя, выход блока счетчиков соединен с пороговым блоком, на выходе которого формируются сигналы об окончании каждого блока информации.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство кодовой цикловой синхронизации содержит накопитель информации 1, состоящий из ОЗУ1 22, ОЗУ2 23 и схемы управления 21, узел обнаружения ошибок 2, выполненный из двух последовательно соединенных первого фильтра 3 и второго фильтра 4 Хаффмена, и регистра синдрома 5, причем первый фильтр 3 Хаффмена состоит из регистра 6 и сумматора по модулю два 7, а второй фильтр 4 Хаффмена состоит из регистра 8 и сумматора по модулю два 9, блок дешифраторов 10, блок сумматоров по модулю два 11, блок регистров 12, полный сумматор номеров 13, схему сравнения номеров 14, схему счета последовательности номеров 15, дешифратор подтвержденных слов 16, коммутатор номеров 17, распределитель 18, блок счетчиков 19, пороговый блок 20, схема счета последовательности номеров 15 состоит из схемы отбора 24, коммутатора счета 25, схемы регистров счета 26, полного сумматора 27 и схемы определения последовательности заданной длины 28.

Устройство работает следующим образом.

На передающей стороне в качестве выходной информации формируется последовательность c₁c_2ic_3n, представляющая собой поразрядную сумму по модулю два трех последовательностей: последовательности внутренних двоичных кодов каскадного кода c₁, синхронизирующей двоичной последовательности c_2i=с₂₁с₂₂с₂₃c_2n и последовательности c_3n=c₃c₃c₃c₃, нарушающей циклические свойства исходного кода и состоящей из повторяющихся циклических последовательностей, где n – число слов кода Боуза-Чоудхури-Хоквингема (БЧХ), c_2i – синхронизирующая последовательность для i-го слова БЧХ.

Для получения последовательности c₁ на передающей стороне исходная информация объемом k m-ых (m>1) символов кодируется m-ым помехоустойчивым кодом, например, m-ым помехоустойчивым кодом Рида-Соломона (PC). Код PC является внешним кодом или кодом первой ступени помехоустойчивого каскадного кода.

В результате такого кодирования исходной информации получают блок из слов кода PC (n, k), информационная длина которого k и равна слову PC, а блоковая – n символов.

Далее блок информации, состоящий из слов PC, кодируется двоичным кодом, например двоичным кодом БЧХ с проверочным многочленом h₁(x). Код БЧХ является внутренним кодом или кодом второй ступени, помехоустойчивого каскадного кода. Слово кода БЧХ имеет следующие параметры: n₁ – блоковая длина кода, k₁ – информационная длина кода. В результате кодирования блока из слов PC кодом БЧХ получают блок из n двоичных слов кода БЧХ (n₁, k₁), представляющих собой последовательность c₁.

Далее слова кода БЧХ суммируются по модулю два с синхронизирующей последовательностью c_2i. В качестве синхронизирующей последовательности выбирают двоичный код с блоковой длиной n₁ и информационной длиной k₂, например код Рида-Маллера (РМ) первого порядка (последовательность максимального периода) с проверочным многочленом h₂(x). Информационная длина

k₂ кода РМ соответствует двоичной записи номеров слов БЧХ. Между номерами слов БЧХ в каскадном коде и информационной частью синхронизирующей последовательности устанавливается взаимно однозначное соответствие. Первое слово БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи первого номера слова БЧХ кодом РМ, второе слово БЧХ суммируется по модулю два с последовательностью, полученной в результате кодирования двоичной записи второго номера слова БЧХ кодом РМ и так далее. Такая операция суммирования выполняется со всеми словами кода БЧХ.

Если проверочные многочлены: h₁(x) и h₂(x) суммируемых кодов БЧХ и РМ взаимно просты и являются делителями двучлена xⁿ¹+1, в результате суммирования будет получено n слов циклического кода БЧХ с длиной n₁, и информационной длиной k₁+k₂. Этот код будет корректировать ошибки, число которых;

еr/log₂(n₁+1),

где r=n₁-k₁-k₂ – число проверочных символов кода.

Третья последовательность с₃, с которой суммируются слова БЧХ, будет постоянной последовательностью длиной n₁ бит для всех слов. Такой последовательностью может быть любая последовательность, не являющаяся кодовым словом кода БЧХ, например последовательность 10000000.

В реальных каналах возможны помехи, которые можно рассматривать как последовательность c₄, наличие единиц в которой соответствует размещению ошибок в словах. Для безошибочных слов последовательность c₄ содержит только нули.

Информация в виде последовательности c₁c_2ic_3nc₄, сформированной из четырех последовательностей, поступает на информационный вход устройства кодовой цикловой синхронизации. Эта последовательность записывается в накопитель информации 1 и одновременно поступает на вход узла обнаружения ошибок 2, состоящего из двух последовательно соединенных первого фильтра 3 и второго фильтра 4 Хаффмена и регистра синдрома 5.

В накопителе информации 1 последовательность записывается в одно из двух ОЗУ, пока пороговым блоком 20 не будет определен конец блока слов БЧХ, после чего схема управления накопителя начнет запись в другое ОЗУ последующей информации, а из предыдущего ОЗУ начнет считывание информации для дальнейших операций ее обработки и декодирования. Использование накопителя информации 1, содержащего два ОЗУ, позволяет применить конвейерный способ обработки информации, обеспечив одновременную запись и считывание информации из накопителя информации 1, что повышает быстродействие устройства.

В фильтрах 3, 4 Хаффмена последовательность умножается на проверочные многочлены кодов БЧХ и РМ h₁(x) и h₂(x). Таким образом, в первом фильтре 3 Хаффмена вычисляется синдром слова кода БЧХ последовательности c₁, а во втором фильтре 4 – синдром кода РМ последовательности c_2i.

Для безошибочного слова синдром кода равен нулю и в регистре синдрома 5 будет записана комбинация d₀, соответствующая преобразованной в фильтрах 3 и 4 Хаффмена последовательности с₃.

Для слов с ошибками, исправление которых возможно в пределах корректирующей способности кода, в регистре синдрома 5 будет записана комбинация из некоторого множества {d_i}, соответствующая преобразованной в фильтрах 3, 4 Хаффмена последовательности с₃c₄ и однозначно определяющая комбинацию ошибок.

Предлагаемое устройство осуществляет синхронизацию не только по словам кода БЧХ, принятым с ошибками, которым однозначно соответствует определенный синдром кода, но и по словам кода, количество ошибок в которых превосходит корректирующую способность кода, соответствующего суммарной последовательности c₁c_2ic_3n. Таким образом, предлагаемое устройство синхронизируется также по словам кода БЧХ, имеющим ошибки, которые можно исправить в пределах корректирующей способности последовательности c₁, то есть количество ошибок в каждом слове БЧХ должно быть не более

e(n₁-k₁)/log₂(n₁+1).

В этом случае одному синдрому, записанному в регистр синдрома 5, может соответствовать несколько различных комбинаций ошибок. Обозначим множество таких синдромов {r_i}.

Блок дешифраторов 10 при обнаружении в регистре синдрома 5 комбинации d_o или комбинации из множеств {d_i} или {r_i} выдает на вход блока сумматоров по модулю два 11 соответствующие комбинации для исправления ошибок, с другого выхода блока дешифраторов 10 на вход дешифратора подтвержденных слов 16 поступают сигналы, соответствующие определению слов с обнаруженными ошибками из множества {d_i}.

В этот момент в регистре 8 второго фильтра 4 Хаффмена находится двоичная комбинация номеров, однозначно соответствующая последовательности c_2i, поскольку последовательность c₁ снимается первым фильтром 3 Хаффмена, а последовательность с₃ является постоянной.

Эта двоичная комбинация номеров с выхода регистра 8 подается на другой вход блока сумматоров по модулю два 11. В блоке сумматоров по модулю два 11 осуществляется коррекция разрядов рассматриваемой комбинации номеров так, чтобы на его выходе была двоичная комбинация, соответствующая номеру слова кода БЧХ. Для этого блок дешифраторов 10 распознает комбинации синдрома в регистре синдрома 5, определяет комбинацию ошибок и выдает соответствующие корректирующие сигналы на вход блока сумматоров по модулю два 11.

Комбинации синдрома, которые распознаются блоком дешифраторов 10, получают путем вычисления синдрома для каждой из возможных комбинаций ошибок. Пример построения блока дешифраторов 10 представлен в источнике «Кларк Дж., мл., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи: Пер. с англ. – М.: Радио и связь, 1987, стр.96-101».

Откорректированные номера слова кода БЧХ с выхода блока сумматоров по модулю два 11 поступают на вход блока регистров 12 и одновременно на вход схемы сравнения номеров 14 и на вход коммутатора номеров 17.

Блок регистров 12 выполнен в виде параллельных регистров сдвига, в каждый из которых записывается номер слова кода БЧХ с выхода блока сумматоров по модулю два 11. Число параллельных регистров равно числу вариантов корректирующих комбинаций для каждого номера слова БЧХ, синдром которого соответствует множеству {r_i}. Для слов БЧХ, синдромы которых соответствуют комбинации d₀ или множеству {d_i}, в каждый из параллельных регистров записывается одинаковое значение номеров.

Длина каждого из регистров сдвига блока регистров 12 равна длине слова кода БЧХ. На тактовый вход блока регистров 12, не показанный на схеме, постоянно подается тактовая частота, совпадающая со скоростью поступления информации на вход устройства. Таким образом, записанные в блок регистров 12 номера появляются на его выходе в момент, когда новые номера следующего слова кода БЧХ появляются на входе блока регистров 12. Одновременно номера слов кода БЧХ с выхода блока регистров 12 поступают на вход полного сумматора номеров 13, в котором ко всем номерам слов кода БЧХ добавляется единица. Так как номера следующих друг за другом ‘слов кода БЧХ отличаются на единицу, то номера слов кода БЧХ на выходе полного сумматора номеров 13 и номера слов кода БЧХ с выхода блока сумматоров по модулю два 11 должны совпадать. В схеме сравнения номеров 14 каждый из вариантов откорректированных номеров, поступающий с выхода блока сумматоров по модулю два 11, сравнивается со всеми номерами, присутствующими на выходе полного сумматора номеров 13. Выход схемы сравнения номеров 14, на который поступают все варианты сравнений входных и выходных номеров блока регистров, соединен с входом схемы отбора 24, другой вход которой соединен с выходом полного сумматора 27, с которого поступают увеличенные на единицу подсчитанные значения длины каждой из последовательностей номеров. Схема отбора 24 определяет местоположение значений счета в самых длинных последовательностях и формирует на своем выходе сигналы разрешения. Выход схемы отбора 24 соединен с управляющим входом коммутатора счета 25. На другой информационный вход коммутатора счета 25 с выхода полного сумматора 27 поступают значения счета, которые затем поступают на выход коммутатора счета 25 и далее на вход схемы регистров счета 26 по сигналам разрешения с выхода схемы отбора 24. Число сдвиговых регистров в схеме регистров счета 26 равно числу сдвиговых регистров в блоке регистров 12.

Длина каждого из регистров сдвига схемы регистров счета 26, так же, как и длина каждого из регистров блока номеров 12, равна длине слова кода БЧХ, а число разрядов слова регистров схемы регистров счета 26 соответствует записи максимального числа подсчитанных номеров в последовательности следующих подряд друг за другом слов кода БЧХ.

Для записи счета номеров, например, до восьми, в схеме регистра счета 26 достаточно в слове регистра трех разрядов (2³=8).

Каждому регистру блока регистров 12, содержащему очередной номер определенной последовательности номеров, соответствует свой регистр сдвига в схеме счета последовательности номеров 15 с записанными в него числами подсчета длины этой же последовательности.

На входы регистров сдвига схемы счета последовательности номеров 15 для соответствующих номеров, в которых нет сравнения или которые достигли заданной максимальной длины последовательности, записываются исходные состояния. Также исходные состояния записываются в регистр сдвига схемы счета последовательности номеров 15 по начальной установке.

Схема счета последовательности номеров 15 считает количество совпадений номеров в схеме сравнения номеров 14 для следующих друг за другом слов кода БЧХ. При равенстве числа совпадений заданному пороговому значению, на выходе схемы определения последовательности заданной длины 28 схемы счета последовательности номеров 15 формируется сигнал переноса, который свидетельствует о высокой достоверности принятой комбинации номеров. Вариант структурной схемы, определяющей заданную последовательность номеров для фиксации истинных номеров, приведен в статье «Устройство помехоустойчивого кодирования цифровой информации для работы в каналах с вероятностью ошибки до 10^-1» Труды VI Российской научно-технической конференции «Новые информационные технологии в системах связи и управления», 15-16 мая 2007 г., г.Калуга, стр.289-296.

По сигналу переноса с выхода схемы счета последовательности номеров 15 коммутатор номеров 17 подключает соответствующие комбинации вариантов номера слова кода БЧХ с выхода блока сумматоров по модулю два 11 к входу блока счетчиков 19. Коммутатор номеров 17 может подключать одно или несколько значений номеров, соответствующих коротким последовательностям.

Коммутатор номеров 17 подключает соответствующие однозначные комбинации номеров слов кода БЧХ с выхода блока сумматоров по модулю два 11 к входу блока счетчиков 19 по сигналу с выхода дешифратора подтвержденных слов 16, когда в информационной последовательности присутствуют одновременно слова, соответствующие синдромам однозначных комбинаций номеров, сигнал о наличии которых формируется с выхода блока дешифраторов 10 на вход дешифратора подтвержденных слов 16, и предыдущие слова через длину слова кода БЧХ, имеющие сигнал о равенстве номеров на выходе схемы сравнения номеров 14, который поступает на другой вход дешифратора подтвержденных слов 16. Предполагается, что дешифратор подтвержденных слов 16 разрешает запись номеров только для истинных слов кода БЧХ, однозначные номера которых подтвердились номерами предыдущих слов кода БЧХ, имеющих синдромы для ошибок не более исправляющей способности для кода последовательности с₁.

Сигналы с выходов схемы счета последовательности номеров 15 и дешифратора подтвержденных слов 16 поступают на входы распределителя 18. Для максимального числа комбинаций многовариантного номера схема распределителя 18 должна содержать соответствующее количество подраспределителей.

Схема каждого подраспределителя может быть построена, например, на основе D-триггера. В исходном состоянии все Q-выходы последовательно соединенных D-триггеров подраспределителя находятся в состоянии логического «0». При поступлении тактового сигнала подраспределителя на Q-выходе первого D-триггера формируется уровень логической «1», который через двухвходовую схему ИЛИ поступает на D-вход второго D-триггера и вход двухвходовой схемы И, второй вход которой соединен с выходом следующей схемы ИЛИ, один вход которой соединен с Q-выходом второго D-триггера. На вторые входы каждой схемы ИЛИ могут поступать сигналы логической «1», запрещающие запись новых значений номеров в соответствующие синхронизированные счетчики блока счетчиков 19 и их перезапуск. Выход схемы И соединен с D-входом следующего D-триггера и входом следующей двухвходовой схемы И. После двухвходовых схем ИЛИ первого и последнего D-тригтеров схемы подраспределителя двухвходовые схемы И отсутствуют.

С каждым тактовым сигналом подраспределителя происходит продвижение уровня логической «1» к Q-выходу последнего D-триггера. Когда все Q-выходы D-триггеров установятся в состояние логической «1», происходит общий сброс всех Q-выходов D-триггеров в состояние логического «0».

Второй вход каждой двухвходовой схемы ИЛИ предназначен для подачи на него уровня логической «1» для запрета формирования на выходе схемы ИЛИ перепада сигнала из логического «0» в логическую «1», разрешающего запись номеров в соответствующие счетчики в блоке счетчиков 19 и запуск этих счетчиков.

Выход распределителя 18 соединен с входом блока счетчиков 19, другой вход которого соединен с выходом коммутатора номеров 17. Блок счетчиков 19 состоит из набора последовательно соединенных счетчиков двух типов. Коэффициент счета первого счетчика соответствует длине слова кода БЧХ, а второй счетчик считает количество этих слов до конца блока. Коэффициент счета этих двух счетчиков соответствует длине блока слов кода БЧХ. На тактовый вход блока счетчиков, не показанный на схеме, подается частота, соответствующая скорости приема информации из канала.

Блок счетчиков 19 работает следующим образом. По сигналу с выхода распределителя 18 происходит запись с выхода коммутатора номеров 17 во второй счетчик номера этого слова кода БЧХ и одновременный запуск первого счетчика. Когда первый счетчик досчитывает до конца, что соответствует длине слова кода БЧХ, формируется тактовый сигнал для второго счетчика и его значение увеличивается на единицу. Момент, когда второй счетчик досчитывает до конца, должен соответствовать нахождению конца блока слов кода БЧХ. Однако существует вероятность приема ложных слов кода БЧХ, то есть трансформаций, особенно в каналах с высоким уровнем помех. При запуске счетчиков трансформацией конец счета не будет соответствовать истинному концу блока слов кода БЧХ. Поэтому количество счетчиков в блоке счетчиков 19 должно рассчитываться с учетом возможного приема трансформаций.

Максимальное число счетчиков может быть равно количеству слов в блоке слов кода БЧХ и даже больше, с учетом возможных трансформаций на границах двух слов кода БЧХ и неоднозначного определения комбинаций номеров для слов кода БЧХ в каналах с высоким уровнем помех.

Для уменьшения числа счетчиков при сохранении достоверности приема в предлагаемом устройстве в блоке счетчиков 19 предусмотрено попарное сравнение всех номеров счетчиков в каждом подраспределителе, а также их сравнение с номерами счетчиков всех остальных подраспределителей. Во время синхронизации производится последовательная запись номеров в счетчики до конца длины подраспределителей, а затем для последующих записей номеров производится проверка синхронной работы счетчиков и запись новых номеров ведется только в несинхронизированные счетчики, а в счетчики, у которых есть синхронизация между собой, запись новых номеров запрещена либо до конца их счета, либо до общего сброса всех счетчиков по концу блока или по сигналу начальной установки. В блоке счетчиков 19 на его выходах формируются сигналы об окончании блока слов кода БЧХ, которые поступают на вход порогового блока 20.

На выходе порогового блока 20 формируется истинный сигнал об окончании блока слов кода БЧХ. Длина последовательности схемы счета последовательности номеров 15, качество слов дешифратора подтвержденных слов 16 и характеристики мажоритарной схемы порогового блока 20 выбираются таким образом, чтобы обеспечить высокую вероятность правильной цикловой синхронизации для конкретного канала. Например, для каскадного кода, внешним кодом которого является код PC (32, 16), а внутренним – код БЧХ (31, 16), число номеров равно тридцати двум, объем регистра синдрома, равный разности числа проверочных бит и числа бит в номере, соответствует десяти битам, что позволяет исправлять не более одной ошибки в каждом слове БЧХ (31, 21). Каждому из оставшихся 988 синдромов соответствуют пять слов БЧХ, содержащих две или три ошибки, поэтому количество регистров в блоке регистров 12 равно пяти.

В таблице приведено соответствие количества вариантов номеров для слов кода БЧХ (31, 21) числу их синдромов в зависимости от длины последовательности схемы счета последовательностей номеров 15.

Из таблицы следует, что при выборе последовательности из пяти слов необходимо подключать к блоку счетчиков 19 одновариантные, двухвариантные, трехвариантные и четырехвариантные комбинации номеров. Поэтому распределитель 18 комбинаций номеров содержит четыре подраспределителя. Наиболее вероятным является однозначное определение номера, поэтому подраспределитель для таких номеров должен запускать наибольшее число счетчиков, например, шесть, так как в 32-х словах может находиться не более шести неперекрывающихся последовательностей из пяти слов. Для двухвариантных, трехвариантных и четырехвариантных номеров подраспределители запускают по три счетчика, так как для срабатывания порогового блока 20 минимальное число синхронизированных счетчиков по результатам моделирования определено как три. Поэтому распределитель 18 может запустить пятнадцать счетчиков и пороговый блок 20 содержит мажоритарный элемент, который формирует сигнал об окончании блока информации при условии синхронизации трех и более счетчиков из пятнадцати.

При реализации устройства важно правильно выбрать число счетчиков. Число счетчиков выбирается таким, чтобы вероятность цикловой синхронизации была не менее вероятности правильного декодирования кода.

В процессе передачи информационная последовательность может искажаться как равномерно – в виде одиночных ошибок в битах, так и неравномерно – в виде ошибок сразу в нескольких битах, идущих подряд, то есть возможно группирование ошибок. Поэтому при приеме информационная последовательность наряду со словами с большим числом ошибок может содержать безошибочные слова или слова с малым числом ошибок даже для каналов с высоким уровнем помех.

Дешифратор подтвержденных слов 16 формирует на своем выходе сигнал разрешения для подключения номеров только безошибочных слов и слов с одной ошибкой, которые подтверждаются наличием предыдущего слова, в котором может содержаться не более трех ошибок.

Моделированием и экспериментально определено, что в каналах с высоким уровнем помех на стыках слов и в словах с большим числом ошибок образуются последовательности, синдромы которых могут соответствовать даже безошибочным словам и словам с одной ошибкой. Благодаря операции подтверждения число таких трансформаций сокращается, следовательно нет необходимости увеличивать число счетчиков в блоке счетчиков 19, что приводит к упрощению схемотехнического решения устройства.

Кроме того, определение номеров слов хотя бы по двум критериям, как в предлагаемом устройстве, повышает вероятность синхронизации, так как

P=P₁+P₂-P₁P₂>P₁,

где P₁ – вероятность синхронизации по последовательности номеров, регистрируемой схемой счета последовательности номеров 15,

P₂ – вероятность синхронизации по подтвержденным безошибочным словам и словам, синдромы которых соответствуют множеству {d_i}.

Цикловая синхронизация в предлагаемом изобретении выполняется не только по словам кода, находящимся в пределах корректирующей способности кода, и по последовательностям, соответствующим предполагаемому однозначному решению, из слов кода с ошибками, выходящими за пределы корректирующей способности кода, как в известном устройстве, но и по коротким последовательностям, соответствующим многовариантным решениям, из слов кода с ошибками, выходящими за пределы корректирующей способности кода. Для синхронизации по коротким последовательностям с многовариантными решениями в устройстве предусмотрены схемотехнические решения, учитывающие возможность одновременного получения для блока счетчиков 19 нескольких значений номеров и обеспечивающие защиту от синхронизации по номерам трансформированных слов. Это повышает достоверность приема информации при более высоком уровне помех в канале.

Достигаемым техническим результатом устройства кодовой цикловой синхронизации является повышение достоверности приема информации в каналах с высоким уровнем помех.

Формула изобретения

Устройство кодовой цикловой синхронизации, содержащее накопитель информации и узел обнаружения ошибок, входы которых объединены и соединены с информационным входом устройства, при этом узел обнаружения ошибок выполнен в виде двух последовательно соединенных фильтров Хаффмена и регистра синдрома, причем каждый фильтр Хаффмена состоит из последовательно соединенных регистра и сумматора по модулю два, выход сумматора второго фильтра Хаффмена соединен с входом регистра синдрома, выход которого соединен с входом блока дешифраторов, выход которого соединен с входом блока сумматоров по модулю два, другой вход которого соединен с выходом регистра второго фильтра Хаффмена, выход блока сумматоров по модулю два соединен с входом блока регистров и вторым входом схемы сравнения номеров, выход блока регистров соединен с входом полного сумматора номеров, на другой вход которого постоянно подана логическая «1», выход полного сумматора номеров соединен с первым входом схемы сравнения номеров, выход которой соединен с входом схемы счета последовательности номеров, содержащей последовательно соединенные схему отбора, коммутатор счета, схему регистров счета, полный сумматор, схему определения последовательности заданной длины, пороговый блок, при этом выход накопителя информации является информационным выходом устройства, отличающееся тем, что в устройство введены дешифратор подтвержденных слов, коммутатор номеров, распределитель, блок счетчиков, при этом первый вход дешифратора подтвержденных слов соединен с выходом схемы сравнения номеров, второй вход дешифратора подтвержденных слов соединен с выходом блока дешифраторов, выход дешифратора подтвержденных слов соединен со вторым входом распределителя и вторым управляющим входом коммутатора номеров, первый управляющий вход которого соединен с выходом схемы счета последовательности номеров и с первым входом распределителя, третий вход коммутатора номеров, являющийся информационным входом, соединен с выходом блока сумматоров по модулю два, выход коммутатора номеров соединен с первым входом блока счетчиков, второй вход которого соединен с выходом распределителя, выход блока счетчиков соединен с пороговым блоком, на выходе которого формируются сигналы об окончании каждого блока информации.

РИСУНКИ