Патент на изобретение №2354041

Published by on




РОССИЙСКАЯ ФЕДЕРАЦИЯ



ФЕДЕРАЛЬНАЯ СЛУЖБА
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ,
ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ
(19) RU (11) 2354041 (13) C1
(51) МПК

H03F3/45 (2006.01)

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

Статус: по данным на 08.09.2010 – действует

(21), (22) Заявка: 2008108873/09, 06.03.2008

(24) Дата начала отсчета срока действия патента:

06.03.2008

(46) Опубликовано: 27.04.2009

(56) Список документов, цитированных в отчете о
поиске:
RU 2278466 C1, 20.06.2006. SU 459780 A1, 05.02.1975. US 2004251982 A, 16.12.2004.

Адрес для переписки:

346500, Ростовская обл., г. Шахты, ул. Шевченко, 147, Патентная служба, ЮРГУЭС

(72) Автор(ы):

Прокопенко Николай Николаевич (RU),
Манжула Владимир Гавриилович (RU),
Хорунжий Андрей Васильевич (RU)

(73) Патентообладатель(и):

Государственное образовательное учреждение высшего профессионального образования “Южно-Российский государственный университет экономики и сервиса” (ГОУ ВПО “ЮРГУЭС”) (RU)

(54) КАСКОДНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ

(57) Реферат:

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях с малыми значениями напряжения смещения нуля (ОУ)). Технический результат – уменьшение напряжения смещения нуля. Каскодный дифференциальный усилитель содержит входной параллельно-балансный каскад (1), токовые выходы которого (2) и (3) соединены с эмиттерами первого (4) и второго (5) выходных транзисторов и через токостабилизирующие резисторы (6) и (7) связаны с шиной источника питания (8), первый (9) источник опорного тока, связанный с коллекторами первого (4) выходного транзистора и базой вспомогательного транзистора (10), эмиттер которого соединен с базами первого (4) и второго (5) выходных транзисторов и первым выводом вспомогательного двухполюсника (11), второй (12) источник опорного тока, подключенный к коллектору второго (5) выходного транзистора и базе входного транзистора (13) выходного эмиттерного повторителя. Второй вывод вспомогательного двухполюсника (11) соединен со входом (14) дополнительного токового зеркала (15), выход которого (16) подключен к эмиттеру входного транзистора (13) выходного эмиттерного повторителя. 5 ил.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях с малыми значениями напряжения смещения нуля (ОУ)).

Известны схемы прецизионных дифференциальных операционных усилителей (ОУ) на основе так называемых «перегнутых» каскодов [1-35], которые стали основой более чем 20 серийных операционных усилителей (НА2520, НА5190, AD797, AD8631, AD8632, ОР90 и др.). В связи с высокой популярностью такой архитектуры ДУ на их модификации выдано более 50 патентов. Предлагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом заявляемого устройства является ДУ, описанный в патенте фирмы Canon в США 5420540 (фиг.1), содержащий входной параллельно-балансный каскад 1, токовые выходы которого 2 и 3 соединены с эмиттерами первого 4 и второго 5 выходных транзисторов и через токостабилизирующие резисторы 6 и 7 связаны с шиной источника питания 8, первый 9 источник опорного тока, связанный с коллекторами первого 4 выходного транзистора и базой вспомогательного транзистора 10, эмиттер которого соединен с базами первого 4 и второго 5 выходных транзисторов и первым выводом вспомогательного двухполюсника 11, второй 12 источник опорного тока, подключенный к коллектору второго 5 выходного транзистора и базе входного транзистора 13 выходного эмиттерного повторителя.

Существенный недостаток известного каскодного дифференциального усилителя состоит в том, что он характеризуется сравнительно большим напряжением смещения нуля (Uсм).

Основная цель предлагаемого изобретения состоит в уменьшении напряжения смещения нуля. Дополнительная цель – создание условий для повышения коэффициента ослабления помехи по питанию.

Поставленная цель достигается тем, что в известном ДУ, содержащем входной параллельно-балансный каскад 1, токовые выходы которого 2 и 3 соединены с эмиттерами первого 4 и второго 5 выходных транзисторов и через токостабилизирующие резисторы 6 и 7 связаны с шиной источника питания 8, первый 9 источник опорного тока, связанный с коллекторами первого 4 выходного транзистора и базой вспомогательного транзистора 10, эмиттер которого соединен с базами первого 4 и второго 5 выходных транзисторов и первым выводом вспомогательного двухполюсника 11, второй 12 источник опорного тока, подключенный к коллектору второго 5 выходного транзистора и базе входного транзистора 13 выходного эмиттерного повторителя, предусмотрены новые связи – второй вывод вспомогательного двухполюсника 11 соединен со входом 14 дополнительного токового зеркала 15, выход которого 16 подключен к эмиттеру входного транзистора 13 выходного эмиттерного повторителя.

На фиг.1 показана схема каскодного дифференциального усилителя-прототипа.

На фиг.2 представлена обобщенная схема заявляемого ДУ.

Частный вариант построения дополнительного токового зеркала 15 показан на фиг.3.

На фиг.4 представлен вариант построения ДУ фиг.2 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», соответствующий архитектуре фиг.2 (но на менее качественных р-n-р транзисторах), для случая, когда дополнительное токовое зеркало 15 имеет идеальные параметры (его коэффициент усиления тока Кi=1). Здесь (без учета параметров элементов) Uсм=54 мкВ.

На фиг.5 представлен другой вариант построения ДУ, в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар»,соответствующий фиг.2, для случая, когда дополнительное токовое зеркало 15 имеет реальное построение, соответствующее фиг.3. Здесь Uсм=93 мкВ.

Каскодный дифференциальный усилитель фиг.2 содержит входной параллельно-балансный каскад 1, токовые выходы которого 2 и 3 соединены с эмиттерами первого 4 и второго 5 выходных транзисторов и через токостабилизирующие резисторы 6 и 7 связаны с шиной источника питания 8, первый 9 источник опорного тока, связанный с коллекторами первого 4 выходного транзистора и базой вспомогательного транзистора 10, эмиттер которого соединен с базами первого 4 и второго 5 выходных транзисторов и первым выводом вспомогательного двухполюсника 11, второй 12 источник опорного тока, подключенный к коллектору второго 5 выходного транзистора и базе входного транзистора 13 выходного эмиттерного повторителя. Второй вывод вспомогательного двухполюсника 11 соединен со входом 14 дополнительного токового зеркала 15, выход которого 16 подключен к эмиттеру входного транзистора 13 выходного эмиттерного повторителя.

Рассмотрим работу заявляемого устройства (фиг.2).

Статический режим по току транзисторов 4 и 5 КДУ фиг.2 определяется двухполюсником 9. Для цепи базы транзистора 10 справедливо следующее уравнение Кирхгофа:

где IK4 – ток коллектора транзистора 4;

Iб10 – ток базы транзистора 10.

Поэтому эмиттерный ток транзистора 4

где Iб4 – ток базы транзистора 4.

При идентичных резисторах 6 и 7 и одинаковых токах выходов 2 и 3 эмиттерный ток транзистора 5 будет равен эмиттерному току транзистора 4

Поэтому ток коллектора транзистора

Для цепи базы транзистора 13

Из последнего уравнения следует, что при I9=I12 условием взаимной компенсации токов в цепи базы транзистора 13 и, как следствие, малых напряжений Uсм будет равенство

Так как эмиттерные токи транзисторов 10 и 13 одинаковы благодаря дополнительному токовому зеркалу 15, то условие (6) в заявляемой схеме выполняется в широком диапазоне изменений токов I9=I12, а также токов I3 и I2, вызванных влиянием нестабильности питания и температуры.

Как следствие предлагаемая схема КДУ имеет более низкие значения Uсм.

Данные теоретические выводы подтверждаются результатами моделирования схем фиг.4 и 5. Численные значения систематической составляющей Uсм (без учета разброса параметров элементов) лежат для этих схем в диапазоне 60÷100 мкВ. В то же время в КДУ-прототипе Uсм изменяется единицами милливольт.

Таким образом, заявляемое устройство имеет существенное преимущество в сравнении с ДУ-прототипом.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Матавкин В.В. Быстродействующие операционные усилители. – М.: Радио и связь, 1989. – с.74, рис.4.15, стр.98, рис.6.7.

2. Патент США 6218900, фиг.1.

3. Патентная заявка US 2002/0196079.

4. Патент США 6788143.

5. Патент США 3644838, фиг.2.

6. Патент США Re 30.587.

7. Патент ЕР 1227580.

8. Патент США 6714076.

9. Патент США 5786729.

10. Патент США 5327100.

11. Патентная заявка US 2004/0090268 A1.

12. Патент США 4274061.

13. Патент США 5422600, фиг.2.

14. Патент США 6788143, фиг.2.

15. Патент США 4959622, фиг.1.

16. Патент США 4406990, фиг.4.

17. Патент США 5418491.

18. Патент США 6018268.

19. Патент США 5952882.

20. Патент США 4723111.

21. Патент США 4293824.

22. Патент США 6580325.

23. Патент США 6965266.

24. Патент США 6867643.

25. Патент США 6236270.

26. Патент США 5323121.

27. Патент США 6229394.

28. Патент США 5734296.

29. Патент США 5477190.

30. Патент США 5091701.

31. Патент США 6717474.

32. Патент США 6084475.

33. Патент США 3733559.

34. Патентная заявка US 2005/0001682 А1.

35. Патент США 6300831.

Формула изобретения

Каскодный дифференциальный усилитель, содержащий входной параллельно-балансный каскад (1), токовые выходы которого (2) и (3) соединены с эмиттерами первого (4) и второго (5) выходных транзисторов и через токостабилизирующие резисторы (6) и (7) связаны с шиной источника питания (8), первый (9) источник опорного тока, связанный с коллекторами первого (4) выходного транзистора и базой вспомогательного транзистора (10), эмиттер которого соединен с базами первого (4) и второго (5) выходных транзисторов и первым выводом вспомогательного двухполюсника (11), второй (12) источник опорного тока, подключенный к коллектору второго (5) выходного транзистора и базе входного транзистора (13) выходного эмиттерного повторителя, отличающийся тем, что второй вывод вспомогательного двухполюсника (11) соединен со входом (14) дополнительного токового зеркала (15), выход которого (16) подключен к эмиттеру входного транзистора (13) выходного эмиттерного повторителя.

РИСУНКИ

Categories: BD_2354000-2354999