Патент на изобретение №2353054

Published by on




РОССИЙСКАЯ ФЕДЕРАЦИЯ



ФЕДЕРАЛЬНАЯ СЛУЖБА
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ,
ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ
(19) RU (11) 2353054 (13) C1
(51) МПК

H03M1/60 (2006.01)
G01R25/08 (2006.01)
G01D5/245 (2006.01)

(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

Статус: по данным на 08.09.2010 – действует

(21), (22) Заявка: 2007124159/09, 27.06.2007

(24) Дата начала отсчета срока действия патента:

27.06.2007

(46) Опубликовано: 20.04.2009

(56) Список документов, цитированных в отчете о
поиске:
SU 594515, 25.02.1978. SU 771696, 15.10.1980. SU 1367158 A1, 15.01.1988. RU 2004120480 A, 10.01,2006. GB 1340072, 15.12.1973.

Адрес для переписки:

109028, Москва, Б. Трехсвятительский пер., 1-3/12, стр.8, МИЭМ, к.508, ООИС

(72) Автор(ы):

Косинский Анатолий Васильевич (RU),
Резян Арутюн Давидович (RU)

(73) Патентообладатель(и):

Государственное образовательное учреждение высшего профессионального образования Московский государственный институт электроники и математики (Технический Университет) (RU)

(54) ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЕ – КОД

(57) Реферат:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах программного управления для автоматического ввода информации в электронно-вычислительную машину (ЭВМ). Технический результат заключается в повышении точности преобразования. Преобразователь содержит фазовращатель (Фв) (1), один вход и два выхода которого соединены с выделителями нуля (ВН) (2, 3, 4). Выход второго ВН (3) подсоединен к инверсному входу первого триггера (Тг) (9), выход которого соединен с первым входом первого элемента совпадения (ЭС) (12), второй вход которого подсоединен к выходу генератора импульсов (ГИ) (17). Введены четвертый ВН (5), три делителя на два (6, 7, 8), третий Тг (11), два элемента задержки (ЭЗ) (15, 16), один элемент ИЛИ (18), делитель на три (19) и счетчик (Сч) (20). Третий выход Фв (1) соединен с входом ВН (5), выходы ВН (2, 4, 5) подсоединены к входам делителей на два (6, 7, 8), выход делителя на два (6) соединен с прямыми входами Тг (9, 10, 11). Выход делителя на два (7) соединен с инверсным входом Тг (10), выход делителя на два (8) подсоединен к инверсному входу Тг (11). Выход Тг (10) подсоединен к первому входу ЭС (13), к второму входу которого подсоединен выход ЭЗ (15), вход первого ЭЗ (15) подсоединен к выходу ГИ (17). Выход Тг (11) соединен с первым входом ЭС (14), второй вход которого подсоединен к выходу ЭЗ (16), вход которого соединен с выходом ЭЗ (15). Выходы ЭС (12, 13, 14) соединены с входами элемента ИЛИ (18), выход элемента ИЛИ подсоединен к входу делителя на три (19), выход которого подсоединен к счетному входу Сч (20). 1 ил.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах программного управления, для автоматического ввода информации в электронно-вычислительную машину (ЭВМ).

Предлагаемое изобретение предназначено для преобразования перемещения в цифровой код.

Известны преобразователи перемещения в код, содержащие фазовращатель, выход которого через выделитель нуля подсоединен к первому входу элемента совпадения, второй вход которого подсоединен к выходу генератора импульсов, а выход – к счетному входу счетчика [Косинский А.В., Матвеевский В.Р., Холомонов А.А., Аналого-цифровые преобразователи перемещений. М., «Машиностроение», 1991, с.172].

Недостатком такого устройства является невысокая точность преобразования вследствие нестабильности параметров фазовращателя.

Наиболее близким по технической сущности к предлагаемому устройству является преобразователь перемещение-код с компенсацией погрешностей фазовращателя, в которых один вход и два выхода фазовращателя подсоединены к выделителям нуля (ВН), выход первого ВН соединен с прямым входам первого триггера, выход второго ВН соединен с прямым входом второго триггера, инверсный выход второго триггера подсоединен к второму входу первого элемента совпадения, к первому входу которого соединен выход третьего ВН, выход первого элемента совпадения соединен с инверсными входами первого и второго триггеров, выход первого триггера соединен с первым входом второго элемента совпадения, второй вход которого подсоединен к выходу генератора импульсов, а выход подсоединен к первому входу третьего элемента совпадения, к второму входу которого подсоединен инверсный выход второго триггера, а выход соединен с первым триггером счетного устройства, прямой выход второго триггера соединен с четвертым элементом совпадения, второй вход которого подсоединен к выходу второго элемента совпадения, а выход соединен с вторым триггером счетного устройства [Косинский А.В., Преобразователь угла в код с компенсацией погрешностей. Труды МИЭМ, том 2, М., «Энергия», 1966, с.50].

Прототип уменьшает погрешность преобразования, связанную с нестабильностью частот питания и заполнения, но недостатком прототипа является сравнительно невысокая точность из-за погрешностей фазовращателя, возникающих от нестабильности его параметров.

Известно, что чем больше число выходных каналов фазовращателя, тем больше число компенсируемых гармоник погрешностей [Косинский А.В., Матвеевский В.Р., Холомонов А.А., Аналого-цифровые преобразователи перемещений. М., «Машиностроение», 1991, с.152, 153].

Техническая задача, которую решает предлагаемый преобразователь, состоит в повышении точности преобразования за счет использования фазовращателя с тремя выходными обмотками.

Техническая задача решается тем, что в преобразователе, содержащем фазовращатель, один вход и два выхода которого соединены с выделителями нуля (ВН), выход второго ВН подсоединен к инверсному входу первого триггера, выход которого соединен с первым входом первого элемента совпадения, второй вход которого подсоединен к выходу генератора импульсов, введены четвертый выделитель нуля, три делителя на два, третий триггер, два элемента задержки (ЭЗ), один элемент ИЛИ, делитель на три и счетчик, третий выход фазовращателя соединен с входом четвертого выделителя нуля, выходы первого, третьего и четвертого ВН подсоединены к входам первого, второго и третьего делителей на два, выход первого делителя на два соединен с прямыми входами первого, второго и третьего триггеров, выход второго делителя на два соединен с инверсным входом второго триггера, выход третьего делителя на два подсоединен к инверсному входу третьего триггера, выход второго триггера подсоединен к первому входу второго элемента совпадения, к второму входу которого подсоединен выход первого ЭЗ, вход первого ЭЗ подсоединен к выходу генератора импульсов, выход третьего триггера соединен с первым входом третьего элемента совпадения, второй вход которого подсоединен к выходу второго ЭЗ, вход которого соединен с выходом первого ЭЗ, выходы первого, второго и третьего элементов совпадения соединены с входами элемента ИЛИ, выход элемента ИЛИ подсоединен к входу делителя на три, выход которого подсоединен к счетному входу счетчика.

По сравнению с прототипом предлагаемое устройство обладает высокой точностью преобразования.

Изобретение поясняется чертежом, на котором изображена блок-схема устройства.

Предлагаемый преобразователь перемещения в код содержит фазовращатель 1 с трехфазным напряжением питания Uп1, Uп2 и Uп3, выделители нуля 2, 3, 4 и 5, делители на два 6, 7 и 8, триггеры 9, 10 и 11, схемы совпадения 12, 13 и 14, элемент задержки 15, 16, генератор импульсов 17, элемент ИЛИ 18, делитель на три 19, счетчик 20.

Рассматриваемое устройство работает следующим образом: фазовращатель 1 питается напряжениями UП1, UП2 и UП3, с выходных обмоток фазовращателя снимаются напряжения UВых.1, UВых.2, Uвых.3. Выделитель нуля 2 срабатывает в момент, когда питающее напряжение UП1 проходит через ноль. Выделитель нуля 3 срабатывает в момент перехода через ноль первого выходного напряжения фазовращателя (UВых.1), выделители нуля 4 и 5 срабатывают в момент перехода через ноль соответственно второго (UВых.2) и третьего (UВых.3) выходных напряжений фазовращателя. Триггер 9 срабатывает от импульса делителя на два 6, который пропускает только нечетные импульсы выделителя нуля 2. Триггер 9 возвращается в исходное состояние импульсом с выделителя нуля 3. В течение времени, пока триггер 9 открыт, на выход первого элемента совпадения 12 поступают импульсы с генератора импульсов 17. Триггер 10 срабатывает от импульса делителя на два 6 и возвращается в исходное состояние импульсом с делителя на два 7, который пропускает только четные импульсы. За время работы триггера 10 на выход второго элемента совпадения 13 поступают импульсы с первого элемента задержки 15, который задерживает импульсы генератора импульсов 17 на 1/3 периода следования счетных импульсов. Триггер 11 срабатывает от импульса делителя на два 6 и возвращается в исходное состояние импульсом с делителя на два 8. В течение времени, пока триггер 11 открыт на выход третьего элемента совпадения 14, поступают импульсы со второго элемента задержки 16, который задерживает импульсы на 1/3 периода следования счетных импульсов. Так как вход второго элемента задержки 16 подсоединен к выходу первого ЭЗ 15, который в свою очередь задерживает импульсы с генератора импульсов 17 на 1/3 периода следования счетных импульсов, то на выход третьего элемента совпадения 14 поступают импульсы, задержанные на 2/3 периода следования счетных импульсов. Импульсы с выходов элементов совпадения 12, 13 и 14 через элемент ИЛИ 18 подаются на делитель на три 19, выход которого подсоединен к счетному входу счетчика.

Формула изобретения

Преобразователь перемещения в код, содержащий фазовращатель, один вход и два выхода которого соединены с выделителями нуля (ВН), выход второго ВН подсоединен к инверсному входу первого триггера, выход которого соединен с первым входом первого элемента совпадения, второй вход которого подсоединен к выходу генератора импульсов, отличающийся тем, что в него введены четвертый выделитель нуля, три делителя на два, третий триггер, два элемента задержки (ЭЗ), один элемент ИЛИ, делитель на три и счетчик, третий выход фазовращателя соединен с входом четвертого выделителя нуля, выходы первого, третьего и четвертого ВН подсоединены к входам первого, второго и третьего делителей на два, выход первого делителя на два соединен с прямыми входами первого, второго и третьего триггеров, выход второго делителя на два соединен с инверсным входом второго триггера, выход третьего делителя на два подсоединен к инверсному входу третьего триггера, выход второго триггера подсоединен к первому входу второго элемента совпадения, к второму входу которого подсоединен выход первого ЭЗ, вход первого ЭЗ подсоединен к выходу генератора импульсов, выход третьего триггера соединен с первым входом третьего элемента совпадения, второй вход которого подсоединен к выходу второго ЭЗ, вход которого соединен с выходом первого ЭЗ, выходы первого, второго и третьего элементов совпадения соединены с входами элемента ИЛИ, выход элемента ИЛИ подсоединен к входу делителя на три, выход которого подсоединен к счетному входу счетчика.

РИСУНКИ

Categories: BD_2353000-2353999