Патент на изобретение №2341017

(54) БЫСТРОДЕЙСТВУЮЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ И СПОСОБ ЕГО КАЛИБРОВКИ

(57) Реферат:

Изобретение относится к электронике и может быть использовано в микроэлектронных системах обработки аналоговых сигналов и преобразования аналоговой информации в цифровую, в частности, при разработке быстродействующих аналого-цифровых преобразователей (АЦП). Технический результат заключается в повышении быстродействия, уменьшении погрешности преобразования и потребляемой мощности быстродействующих АЦП, а также уменьшении площади кристалла АЦП. АЦП содержит М-разрядный АЦП1 с последовательным резистивным делителем и М-разрядный цифроаналоговый преобразователь (ЦАП), подключенные к опорному источнику Vref с синфазным уровнем Vcm, устройство выборки и хранения разностного сигнала входа АЦП и выходного напряжения ЦАП с коэффициентом усиления F и АЦП2 с дифференциальным опорным напряжением Vref2, меньшим Vref. М-разрядный ЦАП включает две группы ключей, коммутирующих к дифференциальным выходам ЦАП выбранную пару симметрично расположенных отводов последовательного резистивного делителя, выходные напряжения устройства выборки и хранения (УВХ) и дифференциальное опорное напряжение АЦП2 имеют синфазный уровень Vcm2, а Vref2 равно F·Vref/2^M-1, причем F не превышает 2. 2 н. и 15 з.п. ф-лы, 14 ил., 1 табл.

Изобретение относится к электронике и может быть использовано в микроэлектронных системах обработки аналоговых сигналов и преобразования аналоговой информации в цифровую, в частности, при разработке быстродействующих аналого-цифровых преобразователей (АЦП).

Цель изобретения – повышение быстродействия, уменьшение погрешности преобразования и потребляемой мощности быстродействующих АЦП, а также уменьшение площади кристалла АЦП.

Известно множество схем быстродействующих АЦП, однако все они сводятся к двум основным типам: параллельного преобразования и конвейерного (многокаскадного) преобразования, причем в каждом каскаде конвейерного АЦП может проводиться параллельное преобразование нескольких разрядов, что уменьшает число каскадов конвейера.

Параллельные N-разрядные АЦП имеют 2^N-1 компараторов, подключенных непосредственно к входу АЦП, что обуславливает их очевидные недостатки при больших N, такие как большая входная емкость, ограничивающая скорость входного сигнала, большой ток потребления и большая площадь кристалла. Кроме того, большие импульсные токи, возникающие при одновременном срабатывании большого количества компараторов, приводят к увеличению погрешностей АЦП.

Конвейерные N-разрядные АЦП могут иметь N-последовательно включенных каскадов одноразрядного преобразования (см., Я.Мулявка, «Схемы на операционных усилителях с переключаемыми конденсаторами», изд-во «Мир», Москва, 1992 г., стр.364, Рис.10.19). В каждом каскаде этого АЦП производится одноразрядное аналого-цифровое преобразование, вычитание из входного сигнала опорного уровня при превышении входным сигналом этого уровня и умножение на 2 остаточной разности или входного сигнала, меньшего опорного уровня. Конвейерные N-разрядные АЦП могут иметь также 2^N/M каскадов М-разрядного преобразования, например два N/2 разрядных каскада (см., Ф.Ален, Э.Санчес-Синенсио, «Электронные схемы с переключаемыми конденсаторами», изд-во «Радио и связь», Москва, 1989 г., стр.435, Рис.7.7.3). В каждом каскаде этого АЦП производится М-разрядное аналого-цифровое преобразование, вычитание из входного сигнала ближайшего из 2^м опорных уровней и умножение остаточной разности на 2^M. Для устранения ошибок аналого-цифрового преобразования предыдущего каскада часто используются избыточное кодирование в последующем каскаде преобразования и цифровая коррекция кода, полученного в предыдущем каскаде.

Недостатками конвейерных АЦП является многократное умножение сигналов схемами на переключаемых конденсаторах с операционным усилителем, ведущее к погрешностям АЦП, связанным с погрешностями коэффициентов умножения из-за погрешности отношения емкостей конденсаторов и конечного усиления операционного усилителя. Для получения максимального отношения сигнал/шум стремятся обеспечить максимально возможную амплитуду входного аналогового сигнала и соответственно величины опорного напряжения. При этом необходимо использовать высокое напряжение питания, большее величины опорного напряжения, и соответственно высоковольтных транзисторов, что ограничивает возможности повышения быстродействия и уменьшения потребляемой мощности и площади кристалла АЦП. Кроме того, конечная скорость роста выходного напряжения усилителей ограничивает быстродействие АЦП тем сильнее, чем больше амплитуда аналогового сигнала на выходе усилителей.

Наиболее близким к заявляемому является конвейерный АЦП, представленный в заявке на патент США №20060114141 А1, М. кл. Н03М 1/12, опубликованной 1 июня 2006 г. Описанный здесь конвейерный АЦП, приведенный на Фиг.1, включает первый каскад преобразования 110, работающий с опорным напряжением Vref, и последующие каскады преобразования 120, работающие с меньшим дифференциальным опорным напряжением Vref2 равным Vref/2^K, где К – целое число.

Здесь и далее термин «дифференциальное опорное напряжение» обозначает напряжение между двумя не нулевыми опорными уровнями, в отличие от опорного напряжения, формируемого одним опорным уровнем относительно нуля.

Как видно из диаграммы опорных напряжений и масштаба аналогового сигнала в каскадах АЦП, приведенной на Фиг.2, синфазный уровень Vcm опорного напряжения остается без изменения для всех каскадов АЦП.

Первый каскад известного АЦП включает М-разрядный параллельный АЦП с дифференциальным входом из 2^M+1 компараторов 310 и резисторов 320, приведенный на Фиг.3, и схему выборки входного сигнала, совмещенную с вычитателем-умножителем, на переключаемых конденсаторах с дифференциальным операционным усилителем 410, приведенную на Фиг.4. Схема выборки и вычитателя-умножителя выполняет функции выборки входного сигнала, М-разрядного цифроаналогового преобразователя (ЦАП), формирования остаточной разности входного сигнала и ближайшего из 2^M опорных уровней ЦАП, кратных Vref/2^M, и умножения остаточной разности на фактор F, равный 2^M-K. Дифференциальное опорное напряжение Vret2 для второго и последующих каскадов формируется из Vref без изменения его синфазного уровня (равного Vref/2) емкостным делителем на переключаемых конденсаторах в ЦАП соответствующего каскада. Как видно из Фиг.4, схема выборки и вычитателя-умножителя включает 2^M блоков 420 переключаемых конденсаторов выборки входного сигнала и формирования остаточной разности, поэтому ее реализация требует большой площади кристалла, поскольку емкости и соответственно размеры конденсаторов в первом каскаде преобразования должны быть достаточно большими для обеспечения точности АЦП. Кроме того, выборка входного сигнала разными блоками переключаемых конденсаторов приводит к дополнительным ошибкам преобразования АЦП из-за неодновременности моментов выборки переменного сигнала, связанной с рассогласованием постоянных времени заряда конденсаторов выборки 441, 442 через сопротивления ключей (431, 434, 436) в разных блоках. Эта ошибка может быть достаточно велика, поскольку сопротивления транзисторов ключей, в отличие от емкости конденсаторов, сложно согласовать с высокой точностью.

За счет уменьшения опорного напряжения для второго каскада в 2^K раз коэффициент умножения умножителя остаточной разности первого каскада также уменьшается в 2^K раз, при этом соответственно снижаются требования к коэффициенту усиления и частоте единичного усиления операционного усилителя умножителя. Кроме того, меньшая в 2^K раз амплитуда сигналов на выходе первого каскада позволяет повысить быстродействие АЦП и за счет уменьшения времени установления напряжения на выходе умножителя.

Таким образом, основными недостатками описанного АЦП являются следующие:

– сохраняется умножение выходного сигнала первого каскада в 2^M/2^K, хотя и с меньшим коэффициентом умножения, приводящее к ошибкам АЦП и снижению его быстродействия;

– дифференциальный входной сигнал имеет амплитуду (Vrefp-Vrefm), в два раза меньшую, чем амплитуда полного дифференциального сигнала, поскольку в используемой схеме параллельного АЦП, приведенной на Фиг.3, напряжение на входе inp не может быть ниже середины опорного напряжения, а напряжение на входе inm не может быть выше этой середины. Соответственно в два раза ухудшается отношение сигнал/шум;

– погрешность поделенного опорного напряжения Vref/2^K из-за неточности отношения емкостей делителя на переключаемых конденсаторах приводит к дополнительной некорректируемой ошибке АЦП;

– схема параллельного М-разрядного АЦП с дифференциальным входом имеет 2^M+1 компараторов и резисторов вместо обычно требующихся для М-разрядного параллельного АЦП 2^M-1 компараторов и 2^М резисторов, что увеличивает потребляемую мощность и площадь кристалла;

– увеличенная площадь кристалла и повышенная погрешность АЦП вследствие большого количества блоков переключаемых конденсаторов выборки и формирования разности;

– уменьшается только дифференциальная величина опорного напряжения без изменения его синфазного уровня Vcm, что не позволяет использовать во втором и последующих каскадах низкое напряжение питания и быстродействующие низковольтные транзисторы.

Целями настоящего изобретения является повышение быстродействия, уменьшение погрешности преобразования и потребляемой мощности быстродействующих АЦП, а также уменьшение площади кристалла АЦП.

Поставленные цели достигаются за счет архитектуры АЦП, оптимально использующей возможности современных субмикронных технологий, совмещающих в кристалле низковольтные быстродействующие и плотноупакованные МОП транзисторы с транзисторами, работающими при повышенном напряжении питания и обеспечивающими расширенный диапазон обрабатываемых сигналов.

Поставленные цели достигаются тем, что в быстродействующем АЦП, включающем М-разрядный АЦП1 с последовательным резистивным делителем и М-разрядный ЦАП, на вход которого поступает результат преобразования АЦП1, подключенные к опорному источнику Vref с синфазным уровнем Vcm, устройство выборки и хранения (УВХ) разностного сигнала входа АЦП и выходного напряжения ЦАП с коэффициентом усиления F, причем выходной сигнал УВХ поступает на вход АЦП2 с дифференциальным опорным напряжением Vref2, меньшим Vref, а выходной код АЦП2 поступает в блок цифровой коррекции ошибок АЦП1 и формирования выходного кода АЦП, М-разрядный ЦАП включает две группы ключей, коммутирующих к дифференциальным выходам ЦАП выбранную пару симметрично расположенных отводов последовательного резистивного делителя, выходные напряжения УВХ и дифференциальное опорное напряжение АЦП2 имеют синфазный уровень Vcm2, a Vref2 равно F·(Vref/2^M-1), причем F не превышает 2.

В отличие от прототипа, где F должно быть равным 2^M/2^K или 2^M·(Vref2/Vref) и может быть большим, а Vref2 равно F·(Vref/2^M) и также может быть большим, суть заявляемого АЦП, помимо снижения синфазного уровня опорного напряжения АЦП2, в ограничении F на уровне не более 2, а Vref2, равного F·(Vref/2^M-1), на уровне сотен милливольт.

В частном случае исполнения быстродействующего АЦП поставленные цели в еще большей степени достигаются тем, что, по крайней мере, входные каскады компараторов АЦП1, ключи ЦАП и входные ключи УВХ разностного сигнала выполнены на высоковольтных транзисторах с повышенным напряжением питания Vdd, равным или большим Vref, а, по крайней мере, цифровые схемы АЦП, усилители и компараторы УВХ разностного сигнала и АЦП2, выполнены на низковольтных транзисторах с напряжением питания Vdd2, меньшим Vdd, но не меньшим удвоенного напряжения Vref2.

Поставленные цели в частном случае исполнения быстродействующего АЦП достигаются также тем, что М-разрядные АЦП1 и ЦАП имеют общий последовательный резистивный делитель, состоящий из 2^M+1 идентичных резисторов с (2^M+1+1) отводами, при этом АЦП1 является параллельным и включает 2^M компараторов, а ЦАП включает две группы по 2^M+1 ключей, коммутирующих к дифференциальным выходам ЦАП по одному из симметрично расположенных нечетных отводов общего резистивного делителя, причем дифференциальные опорные входы каждого компаратора подключены к двум симметрично расположенным четным отводам резистивного делителя.

В отличие от прототипа в предлагаемом АЦП1 количество компараторов уменьшено в 2 раза, а диапазон входного дифференциального сигнала увеличен в 2 раза и составляет 2Vref.

Поставленные цели в другом частном случае исполнения быстродействующего АЦП достигаются при дополнительном уменьшении потребляемой мощности и площади кристалла тем, что М-разрядные АЦП1 и ЦАП имеют общий последовательный резистивный делитель, состоящий из 2^M+1 идентичных резисторов с (2^M+1+1) отводами, при этом АЦП1 является последовательно-параллельным и включает компаратор одноразрядного предварительного преобразования, определяющий полярность входного дифференциального сигнала, и 2^M-1 компараторов, а ЦАП включает две группы по (2^M+1) ключей, коммутирующих к дифференциальным выходам ЦАП по одному из симметрично расположенных нечетных отводов общего резистивного делителя, причем дифференциальные опорные входы каждого из 2^M-1 компараторов подключают прямо или инверсно к двум симметрично расположенным четным отводам резистивного делителя двумя парами ключей, управляемыми состоянием выхода компаратора предварительного преобразования.

Поставленная цель уменьшения погрешности преобразования быстродействующего АЦП достигается также тем, что схемы выборки входного дифференциального сигнала компараторов АЦП1 выполнены на переключаемых конденсаторах и подобны схеме входов устройства выборки и хранения разностного сигнала с уменьшением емкостей конденсаторов выборки и хранения и пропорциональным увеличением сопротивлений ключевых МОП транзисторов выборки.

Поставленные цели в частном случае исполнения быстродействующего АЦП достигаются тем, что АЦП2 имеет разрядность (N-M+1), где N-разрядность АЦП, выполнен по конвейерной архитектуре и содержит (N-M-1) RSD (Redundant Signed Digit) каскадов с избыточным кодом, включающих пару компараторов и схему на переключаемых конденсаторах с дифференциальным усилителем, выполняющую функции выборки входного сигнала каскада и умножающего ЦАП с напряжениями на дифференциальных входах и выходах с синфазным уровнем Vcm2 и диапазоном изменения от (Vcm2-Vref2/2) до (Vcm2+Vref2/2), а последний каскад параллельного 2-разрядного преобразования выполнен на 3 компараторах.

Поставленные цели в частном случае исполнения быстродействующего АЦП достигаются тем, что при разрядности АЦП не более 12, Vdd2=1.2 В и Vref=2 В выбирают Vcm2, равный четверти Vref, и М не менее 3, так чтобы обеспечить Vref2 не более 0.5 В при единичном усилении устройства выборки и хранения разностного сигнала АЦП2.

Поставленные цели в другом частном случае исполнения быстродействующего АЦП достигаются тем, что при разрядности АЦП, большей или равной 12, Vdd2=1.2 В и Vref=2 В выбирают Vcm2, равный четверти Vref, и М не менее 4, так чтобы обеспечить Vref2 не более 0.5 В при двукратном усилении устройства выборки и хранения разностного сигнала АЦП2.

Поставленные цели уменьшения площади кристалла и потребляемой мощности в частном случае исполнения быстродействующего АЦП достигаются тем, что отводы последовательного резистивного делителя АЦП1 с напряжениями Vcm2, равным (Vref/2^M-P), где Р – целое число, меньшее М-1, (Vcm2-Vref2/2) и (Vcm2+Vref2/2) и подключенными к ним фильтрующими конденсаторами являются соответственно синфазным сm2, положительным refp2 и отрицательным refm2 выходами источника дифференциального опорного напряжения АЦП2.

Поставленная цель уменьшения погрешности преобразования в другом частном случае исполнения быстродействующего АЦП достигается тем, что источник дифференциального опорного напряжения АЦП2 включает буферные усилители, входы которых подключены к отводам последовательного резистивного делителя АЦП1 с напряжением Vcm2, равным (Vref/2^M-P), где Р – целое число, меньшее М-1, (Vcm2-Vref2/2) и (Vcm2+Vref2/2), а выходы являются соответственно синфазным сm2, положительным refp2 и отрицательным refm2 выходами источника дифференциального опорного напряжения АЦП2.

Поставленная цель уменьшения погрешности преобразования в третьем частном случае исполнения быстродействующего АЦП достигается тем, что источник дифференциального опорного напряжения АЦП2 включает буферный усилитель с входом, подключенным к отводу последовательного резистивного делителя АЦП1 с напряжением 2Vcm2, равным (Vref/2^M-P-1), где Р – целое число, меньшее М-1, выход которого является положительным refp2 выходом источника, буферный усилитель с входом, подключенным к отводу резистивного делителя с напряжением Vcm2, равным (Vref/2^M-P), выход которого является синфазным сm2 выходом источника, а отрицательным refm2 выходом источника является отрицательный вывод источника Vref, причем напряжение 2Vcm2 дифференциального выхода источника приводят к требуемому опорному напряжению Vref2 делением на (2^P/F) переключаемыми конденсаторами.

Поставленные цели уменьшения погрешности преобразования, потребляемой мощности и площади кристалла в четвертом частном случае исполнения быстродействующего АЦП достигаются тем, что источник дифференциального опорного напряжения АЦП2 включает отвод последовательного резистивного делителя АЦП1 с напряжением 2Vcm2, равным (Vref/2^M-P), где Р – целое число, меньшее М-1, который вместе с подключенным к нему фильтрующим конденсатором является положительным refp2 выходом источника, буферный усилитель с входом, подключенным к отводу резистивного делителя с напряжением Vcm2, равным (Vref/2^M-P), выход которого является синфазным сm2 выходом источника, а отрицательным refm2 выходом источника является отрицательный вывод источника Vref, причем напряжение 2Vcm2 дифференциального выхода источника приводят к требуемому опорному напряжению Vref2 делением на (2^P/F) переключаемыми конденсаторами.

Поставленная цель уменьшения погрешности преобразования в частных случаях исполнения быстродействующего АЦП с источником дифференциального опорного напряжения АЦП2, использующим, по крайней мере, один буферный усилитель, достигается тем, что источник дифференциального опорного напряжения АЦП2 включает схему калибровки выходного напряжения подстройкой напряжения смещения буферного усилителя одного из дифференциальных выходов опорного источника АЦП2.

Поставленная цель уменьшения погрешности преобразования в частном случае исполнения быстродействующего АЦП с калибровкой источника дифференциального опорного напряжения АЦП2 достигается тем, что схема калибровки дифференциального опорного напряжения АЦП2 включает компаратор калибровки, сравнивающий остаточное напряжение на выходе последнего RSD каскада АЦП2 с напряжением Vref2, ключи, подключающие к дифференциальным входам устройства выборки и хранения разностного сигнала, по крайней мере, одну пару отводов резистивного делителя АЦП1 с дифференциальным напряжением, кратным Vref2, а к дифференциальным выходам ЦАП, по крайней мере, одну пару отводов резистивного делителя с дифференциальным напряжением, на Vref2 меньшим, калибровочный ЦАП, управляющий смещением нуля буферного усилителя источника опорного напряжения АЦП2 и блок управления калибровкой.

Поставленная цель уменьшения погрешности преобразования быстродействующего АЦП в частном случае исполнения быстродействующего АЦП с калибровкой дифференциального источника опорного напряжения АЦП2 достигается также способом калибровки, при котором к дифференциальным входам устройства выборки и хранения разностного сигнала подключают пару отводов резистивного делителя АЦП1 с дифференциальным напряжением, кратным Vref2, а к дифференциальным выходам ЦАП пару отводов с дифференциальным напряжением, на Vref2 меньшим, проводят выборку и аналого-цифровое преобразование входного сигнала, проводят методом последовательного приближения калибровочным ЦАП подстройку смещения нуля буферного усилителя опорного источника АЦП2 до достижения минимальной разности дифференциального напряжения на выходе последнего RSD каскада и напряжения Vref2, фиксируемой компаратором калибровки, и запоминают цифровой код калибровочного ЦАП.

Поставленная цель уменьшения погрешности преобразования быстродействующего АЦП в другом частном случае исполнения быстродействующего АЦП с калибровкой источника опорного напряжения АЦП2 достигается в большей степени усложненным способом калибровки, при котором проводят калибровки для двух или более пар дифференциальных входных напряжений с разными амплитудами, причем дифференциальные входные напряжения каждой пары имеют одинаковые амплитуды и противоположные полярности, определяют средний цифровой код из цифровых кодов калибровочного ЦАП для каждого дифференциального входного напряжения и подают полученный средний цифровой код на вход калибровочного ЦАП.

Поставленная цель уменьшения погрешности преобразования быстродействующего АЦП в третьем частном случае исполнения быстродействующего АЦП с калибровкой источника опорного напряжения АЦП2 достигается также в большей степени другим усложненным способом калибровки, при котором проводят калибровки для двух или более пар дифференциальных входных напряжений с разными амплитудами, причем дифференциальные входные напряжения каждой пары имеют одинаковые амплитуды и противоположные полярности, определяют средний цифровой код всех цифровых кодов калибровочного ЦАП для каждого дифференциального входного напряжения и подают полученный средний цифровой код на вход калибровочного ЦАП.

Сущность изобретения поясняется чертежами.

На Фиг.1 представлена блок схема известного многокаскадного АЦП, наиболее близкого заявляемому.

На Фиг.2 представлены диаграммы опорных напряжений и масштабов аналогового сигнала в каскадах известного АЦП, наиболее близкого заявляемому.

На Фиг.3 представлена структурная схема М-разрядного параллельного АЦП1 с дифференциальным входом, используемая в известном многокаскадном АЦП, наиболее близком заявляемому.

На Фиг.4 представлена схема выборки и вычитателя-умножителя, используемая в известном многокаскадном АЦП, наиболее близком заявляемому.

На Фиг.5а и 5b представлены упрощенные блок-схемы заявляемого быстродействующего АЦП по п.1 и 2 Формулы соответственно.

На Фиг.6 представлена детализированная схема заявляемого быстродействующего АЦП по п.2 Формулы.

На Фиг.7 представлены диаграммы напряжений питания, опорных напряжений и амплитуды напряжений аналоговых сигналов в заявляемом АЦП по п.1 (Фиг.7а), п.2 (Фиг.7b) и п.8, 9 (Фиг.7с) Формулы.

На Фиг.8а и 8b представлены структурные схемы М-разрядного параллельного АЦП1 с дифференциальным входом и М-разрядного дифференциального ЦАП с общим последовательным резистивным делителем, используемые в заявляемом АЦП по п.3 и 4 Формулы.

На Фиг.9 представлены примеры реализации УВХ разностного сигнала входа АЦП и выходного напряжения ЦАП с однократной (Фиг.9а) и двойной (Фиг.9b) выборкой входного сигнала за период тактового сигнала.

На Фиг.10 представлены структурные схемы выборки входного дифференциального сигнала компараторов АЦП1 и УВХ разностного сигнала входа АЦП и выходного напряжения ЦАП, используемые в заявляемом АЦП по п.5 Формулы.

На Фиг.11 представлена блок схема конвейерного АЦП2, используемая в заявляемом АЦП по п.6 Формулы.

На Фиг.12 представлен пример структурной схемы дифференциального RSD каскада конвейерного АЦП2, используемого в заявляемом АЦП по п.6 Формулы.

На Фиг.13 представлены схемы вариантов источников опорного напряжения АЦП2, используемые в заявляемом АЦП по п.9 (Фиг.13а), п.10 (Фиг.13b), п.11 (Фиг.13с) и п.12 (Фиг.13d) Формулы.

На Фиг.14 представлена структурная схема калибровки опорного напряжения АЦП2, используемая в заявляемом АЦП по п.14 Формулы.

Ниже, на примере чертежей, приведено описание устройства и работы заявляемого быстродействующего АЦП.

На Фиг.5а представлена блок схема заявляемого АЦП по п.1 Формулы. Дифференциальный входной сигнал 501 с синфазным уровнем Vcm=Vref/2 и диапазоном изменения от 0 до Vref на каждом входе (диапазон дифференциального сигнала 2Vref) одновременно поступает на входы АЦП1 510 и устройства 520 (SH) выборки и формирования разностного сигнала входа АЦП1 и выходного напряжения ЦАП 520. Отметим, что при необходимости смещения диапазона изменения входного сигнала опорное напряжение Vref может отсчитываться не только от нуля, но и от любого другого потенциала, при этом уровень Vcm отсчитывается от уровня с более низким потенциалом.

АЦП1, подключенный к источнику опорного напряжения Vref, производит быстрое аналого-цифровое преобразование входного сигнала и определяет М старших разрядов выходного кода АЦП. Результат преобразования АЦП1 поступает на вход М-разрядного ЦАП 520, формирующего на своем дифференциальном выходе 521 ближайшее, меньшее входного сигнала напряжение одного из 2^M опорных уровней, кратных Vref/2^M, или 0. УВХ формирует на своем дифференциальном выходе 531 напряжение, равное усиленной с коэффициентом F разности входного сигнала АЦП и выходного напряжения ЦАП. При этом диапазон выходных напряжений УВХ Vref2, равный F·(Vref/2^M-1), и их синфазный уровень Vcm2 уменьшены относительно диапазона входного сигнала АЦП Vref и его синфазного уровня Vcm так, чтобы обеспечить оптимальные условия работы усилителей УВХ и АЦП2. Так как при входных и выходных напряжениях усилителей, близких к напряжениям земли и питания, коэффициент усиления усилителей и их быстродействие ухудшаются, выбором Vcm2, М и F задают диапазон выходных напряжений УВХ, равный (Vcm2+/-Vref2/2), с необходимыми запасами относительно уровней земли и питания Vdd2 усилителей устройства выборки и АЦП2. При этом коэффициент усиления F устройства выборки SH ограничивают на уровне не более 2 для снижения требований к коэффициенту усиления и быстродействию усилителя УВХ, и, таким образом, величина дифференциального опорного напряжения Vref2 не превышает 2(Vref/2^M-1).

На Фиг.5b представлена блок схема заявляемого АЦП по п.2 Формулы.

Отличие этого АЦП в том, что помимо основного напряжения питания Vdd2, которое далее будем называть низким, используется и повышенное напряжение питания Vdd. Наличие второго источника питания Vdd с повышенным напряжением позволяет, наряду с оптимальным диапазоном аналоговых сигналов в пределах половины низкого напряжения питания Vdd2, увеличивать Vref и соответственно диапазон входного аналогового сигнала АЦП, вплоть до величины высокого напряжения питания Vdd. Соответственно увеличивается и динамический диапазон АЦП, определяемый отношением сигнал/шум. При этом появляется возможность оптимального использования низковольтных и высоковольтных транзисторов, предоставляемых современными технологиями.

Подробно устройство и работу быстродействующего АЦП, заявляемого по п.2 Формулы, рассмотрим на примере детализированной структурной схемы АЦП, представленной на Фиг.6.

Заявляемый быстродействующий АЦП включает М-разрядный АЦП1 610 с последовательным резистивным делителем Rdiv 620, подключенным к источнику опорного напряжения Vref, и дифференциальным входом (inp, inm), подключенным к аналоговому входу АЦП. АЦП1 производит быстрое аналого-цифровое преобразование входного напряжения и определяет М старших разрядов выходного кода АЦП с допустимой ошибкой преобразования до плюс/минус (Vref/2^M+1), исправляемой последующей цифровой коррекцией по результату преобразования младших разрядов в АЦП2 670. Результат М-разрядного преобразования АЦП1 поступает на вход М-разрядного ЦАП 630, формирующего на дифференциальном выходе ближайшее меньшее входного сигнала напряжение одного из 2^М опорных уровней, кратных Vref/2^M, или 0. Входной сигнал АЦП одновременно с входом АЦП1 поступает на дифференциальный вход УВХ разностного сигнала входа АЦП и выходного напряжения ЦАП 650 (SH) на переключаемых конденсаторах с дифференциальным усилителем 660 (ДУ).

УВХ имеет две фазы работы. В фазе выборки ключи 651, 653, 655 находятся в проводящем состоянии, а ключи 652, 654 в запертом состоянии и напряжение входного сигнала АЦП запоминается на конденсаторах 661 в момент размыкания ключей 653 при переходе в фазу хранения. В фазе хранения ключи 651, 653, 655 находятся в запертом состоянии, а ключи 652, 654 в проводящем состоянии, и выходное напряжение ЦАП вычитается из напряжения входного сигнала АЦП на конденсаторах 661. Низковольтный усилитель 660 с конденсаторами обратной связи 662 формирует на своих выходах низковольтный аналоговый сигнал, соответствующий умноженному на F (1 или 2) разностному сигналу входа АЦП и выходного напряжения ЦАП, с синфазным уровнем Vcm2 и диапазоном изменения напряжений на выходах Vref2. При этом Vcm2 и Vref2 не превышают величины Vdd2/2, a Vref2 равно Vref/2^M-1 при единичном (F=1) усилении устройства выборки. Низковольтный дифференциальный выходной сигнал устройства выборки поступает на входы inp2 и inm2 (N-M+1) разрядного АЦП2 670 с низким напряжением питания Vdd2 и пониженнным дифференциальным опорным напряжением Vref2. Источник опорного напряжения REF2 680 с входами, подключенными к последовательному резистивному делителю АЦП1 620, формирует на выходе сm2 пониженнное напряжение синфазного уровня Vcm2, а на выходах refp2, refm2 пониженнное дифференциальное опорное напряжение для АЦП2. (N-M+1) разрядный выходной код АЦП2 и М-разрядный выходной код АЦП1 поступают в блок 690 цифровой коррекции ошибок АЦП1 и формирования выходного кода АЦП, корректирующий за счет избыточного разряда М-разрядный выходной код АЦП1 и вырабатывающий N-разрядный выходной код АЦП.

Как видно из приведенного описания, схемы обработки входного сигнала АЦП1 (по крайней мере, входные каскады компараторов со схемами выборки входного сигнала) и выходного сигнала ЦАП (по крайней мере, выходные ключи ЦАП) и, по крайней мере, входные ключи УВХ обрабатывают напряжение в диапазоне Vref, которое задают возможно более высоким для обеспечения максимального отношения сигнал/шум. В пределе напряжение Vref и диапазон входного аналогового сигнала АЦП может быть равен напряжению повышенного питания Vdd блоков АЦП1, ЦАП и SH, так как КМОП аналоговые ключи и входные каскады компараторов, в отличие от схем прецизионных операционных усилителей, эффективно обрабатывают аналоговый сигнал в диапазоне их напряжения питания.

Ключи выборки входного сигнала 655, цепей обратной связи усилителя 654 и сам усилитель 660 блока SH, а также усилители и компараторы АЦП2 обрабатывают уже низковольтный аналоговый сигнал в диапазоне от (Vcm2-Vref2/2) до (Vcm2+Vref2/2) (например, согласно п.2 Формулы от Vdd2/4 до 3Vdd2/4), что обеспечивает оптимальный диапазон обрабатываемого сигнала прецизионных усилителей УВХ и АЦП2, выполненных на низковольтных транзисторах, с присущим им повышенным быстродействием и уменьшенной потребляемой мощностью при низком напряжении питания Vdd2. Также работа усилителей в оптимальном диапазоне выходных напряжений уменьшает ошибки выходного сигнала относительно диапазона входного сигнала АЦП и снижает погрешность АЦП.

Использование низковольтной элементной базы для большей части аналоговых блоков АЦП вместо высоковольтной обеспечивает существенное уменьшение площади кристалла АЦП.

Отметим, что, хотя ключи УВХ 655 и все ключи АЦП2 работают уже с низким уровнем сигнала, для снижения их сопротивления может использоваться высокое напряжение питания. При этом увеличится разность между напряжением питания и пороговым напряжением относительно пониженного напряжения синфазного уровня Vcm2 для более быстродействующих N-МОП транзисторов ключей, поэтому для экономии площади целесообразно использовать в ключах только N-МОП транзисторы.

На Фиг.7 представлена диаграмма напряжений питания, опорных напряжений и амплитуды напряжений аналоговых сигналов в заявляемом АЦП по п.1 (Фиг.7а), п.2 (Фиг.7b) и п.8, 9 (Фиг.7с) Формулы. Диаграммы показывают уменьшение низковольтного дифференциального опорного напряжения Vref2 и амплитуды напряжений аналоговых сигналов Vinp2, Vinm2 на выходе УВХ в (2^M-1/F) раз (в 8 раз для М=4, F=1), а также уменьшение синфазного уровня опорного напряжения в 2 раза для М=4.

Так как УВХ (SH) и АЦП2 обрабатывают аналоговый сигнал, уменьшенный в (2^M-1/F) раз по отношению к входному сигналу АЦП, то влияние ошибок отношения емкостей переключаемых конденсаторов этих блоков и их шумов на погрешность АЦП также уменьшается в (2^M-1/F) раз. Последнее позволяет уменьшить номиналы емкостей конденсаторов и соответственно повысить быстродействие и уменьшить погрешность преобразования АЦП, а также уменьшить площадь его кристалла.

Также уменьшенный диапазон напряжений аналоговых сигналов УВХ и АЦП2 существенно уменьшает время установления выходных напряжений усилителей и соответственно снижает требования к их коэффициентам усиления, что повышает быстродействие АЦП и снижает погрешности преобразования.

На Фиг.8а представлена структурная схема М-разрядного параллельного АЦП1 с дифференциальным входом и М-разрядного дифференциального ЦАП с общим последовательным резистивным делителем, используемая в заявляемом АЦП согласно п.3 Формулы.

Здесь общий последовательный резистивный делитель 820, подключенный к источнику опорного напряжения Vref, состоит из 2^M+1 идентичных резисторов от 821-1 до 821-2^M+1 с (2^M+1+1) отводами. Параллельный АЦП1 810 включает 2^M компараторов от 811-1 до 811-2^M со схемами выборки входного дифференциального сигнала и входным дифференциальным каскадом на высоковольтных МОП транзисторах с напряжением питания Vdd. Дифференциальные опорные входы каждого компаратора подключены к двум симметрично расположенным четным отводам резистивного делителя, причем один из входов подключен к отводу от нижней, а второй вход к отводу от верхней половин делителя. Выходной код компараторов определяет отводы резистивного делителя с ближайшим дифференциальным напряжением, меньшим дифференциального входного сигнала АЦП. ЦАП 830 включает две группы по 2^M+1 ключей от 831-1 до 831-2^M+1 на высоковольтных МОП транзисторах с напряжением питания Vdd, коммутирующих к дифференциальным выходам ЦАП по одному из симметрично расположенных нечетных отводов резистивного делителя в соответствии с выходным кодом АЦП1. При этом на дифференциальном выходе ЦАП формируется напряжение, отличающееся от дифференциального входного напряжения АЦП не более чем на Vref/2^M-1 с учетом допустимой ошибки компараторов АЦП1 плюс/минус Vref/2^M+1.

Последовательный резистивный делитель ЦАП при достаточно больших размерах резисторов и специальной схеме их размещения в виде свернутой матрицы с центральной симметрией обеспечивает среднеквадратичную ошибку отношения сопротивлений пар смежных резисторов в делителе 0.1% и менее. Так как указанная ошибка отношения сопротивлений в последовательном делителе из 2^M+1 резисторов приводит к аналогичной ошибке напряжения на паре смежных резисторов, составляющего 1/2^M+1 часть от максимального дифференциального входного сигнала АЦП, то соответствующая ошибка интегральной или дифференциальной нелинейности АЦП будет в 2^M+1 раз меньше. Таким образом, например, при М=4 интегральная или дифференциальная нелинейности АЦП из-за ошибок согласования сопротивлений резистивного делителя ЦАП составит (0.1%/2^M+1) или 0.003%, что позволяет реализовать 12 и более разрядные АЦП.

Недостатком описанного параллельного М-разрядного АЦП1 является относительно большое количество компараторов, например, для М=4 требуется 16 компараторов, а для М=5 количество компараторов возрастает до 32.

На Фиг.8b представлена структурная схема М-разрядного последовательно-параллельного АЦП1 с уменьшенным количеством компараторов, используемая в заявляемом АЦП по п.4 Формулы.

Здесь также используется общий последовательный резистивный делитель 820, подключенный к источнику опорного напряжения Vref. Последовательно-параллельный АЦП1 810 включает компаратор одноразрядного предварительного преобразования на высоковольтных МОП транзисторах с напряжением питания Vdd, определяющий полярность входного дифференциального сигнала, и только 2^M-1 компараторов от 811-1 до 811-2^M-1 со схемами выборки входного дифференциального сигнала и входным дифференциальным каскадом на высоковольтных МОП транзисторах с напряжением питания Vdd. Дифференциальные опорные входы каждого из 2^M-1 компараторов подключают прямо или инверсно к двум симметрично расположенным четным отводам резистивного делителя двумя парами ключей, управляемых сигналом выхода компаратора предварительного преобразования 815. При этом один из опорных входов подключают к отводу от нижней, а второй к отводу от верхней половин делителя.

Данная схема АЦП1 позволяет почти в два раза уменьшить требуемое количество компараторов для уменьшения площади кристалла и потребляемой мощности. Это достигается ценой небольшого увеличения времени преобразования АЦП1 за счет добавления времени срабатывания компаратора предварительного преобразования. Поскольку дополнительный компаратор допускает большую погрешность (плюс/минус Vref/2^M+1), не влияющую на точность преобразования АЦП, его время срабатывания может быть существенно меньше 1 нс для современных субмикронных технологий, что и обеспечивает возможность использования такой схемы АЦП1.

Важным блоком заявляемого АЦП, во многом определяющим его точность и быстродействие, является УВХ (SH) разностного сигнала входа АЦП и выходного напряжения ЦАП. Обычно в УВХ используют схемы на переключаемых конденсаторах с операционным усилителем, имеющие фазы выборки и хранения. Пример такой схемы с однократной выборкой за период тактового сигнала и компенсацией смещения нуля усилителя приведен на Фиг.9а. В фазе выборки (ключи 931а, 933а, 935а, 934b, 936b в проводящем состоянии, ключи 932а, 934а, 936а, 933b, 935b выключены) входной сигнал устанавливается на конденсаторе выборки 941а, а усилитель обнуляется с единичной обратной связью. При этом на выходах усилителя устанавливается напряжение, отличающееся от уровня сигнальной земли (или синфазного уровня для дифференциального сигнала) на смещение нуля усилителя. В фазе хранения (ключи 933а, 931а, 935а, 934b, 936b выключены, ключи 932а, 934а, 936а, 933b, 935b в проводящем состоянии) входы усилителя подключены к конденсаторам выборки, и на выходах усилителя формируется постоянное напряжение, соответствующее выбранному значению аналогового сигнала. Подобная схема выборки обеспечивает высокую точность, компенсируя смещение нуля усилителя, однако неэффективно использует усилитель в фазе выборки.

Известны схемы с двойной выборкой входного сигнала на независимых конденсаторах и попеременным подключением их к одному усилителю, например, патент США “Switched capacitor gain stage”, №5574457, M. кл. Н03М 1/12, опубликованный 12 ноября 1996 г. В этой схеме усилитель в двух полупериодах тактового сигнала воспроизводит на выходе сигнал двух последовательных выборок, выполненных разными блоками переключаемых конденсаторов. При этом почти в два раза возрастает частота выборки, но отсутствует возможность компенсации смещения нуля усилителя, а также появляются дополнительные ошибки из-за рассогласования параметров двух блоков выборки, обусловленные ошибками согласования емкостей конденсаторов и сопротивлений ключей.

На Фиг.9b приведена известная дифференциальная схема УВХ разностного сигнала входа АЦП и выходного напряжения ЦАП с использованием двойной выборки.

Схема включает 4 одинаковых блока переключаемых конденсаторов 921ар, 921bр и 921am, 921bm. Блоки 921ар, 921bр подключены к инвертирующему входу усилителя, а 921am, 921bm подключены к неинвертирующему входу усилителя. Состояние ключей блоков 921bp, 921bm на чертеже соответствует фазе выборки входного сигнала, при которой конденсаторы 941b, 942b подключены к входу АЦП (inp) и отключены от усилителя. Состояние ключей блоков 921ар, 921am соответствует фазе хранения, при которой конденсаторы 941а, 942а подключены к выходу ЦАП (dacp) и к входу и выходу усилителя 910. В этой фазе на выходе усилителя воспроизводится входной сигнал, выбранный в предшествующем полупериоде тактового сигнала блоками выборки 921ар, 921am. В следующем полупериоде тактового сигнала состояние всех ключей изменяется на противоположное: блоки 921ар, 921am выбирают входной сигнал, а блоки 921bp, 921bm, подключенные к усилителю, формируют выходной сигнал.

На Фиг.10 представлены структурные схемы выборки входного дифференциального сигнала компараторов АЦП1 и УВХ разностного сигнала входа АЦП и выходного напряжения ЦАП, используемые в заявляемом АЦП по п.5 Формулы.

Для безошибочной работы АЦП при быстроизменяющемся входном сигнале необходимо, чтобы моменты выборки входного сигнала схемами выборки компараторов АЦП1 1050 и УВХ 1010 совпадали. Действительно, если за счет неодновременности моментов выборок УВХ и компараторов (при рассогласовании постоянных времени заряда емкостей конденсаторов выборки 1021 и 1051 через сопротивления ключей 1011,1015 и 1051, 1055) входной сигнал успеет измениться более чем на величину допустимой ошибки компараторов (Vref/2^M+1), то величину такой ошибки компараторов АЦП1 уже невозможно будет скорректировать. Например, для Vref=2 B, M=4 допустимая ошибка компараторов составляет всего 62 мВ, а при частоте входного сигнала 100 МГц для его изменения на половину допустимой ошибки (31 мВ) достаточно рассогласования моментов выборки всего на 0.05 нсек. Во избежание подобных ошибок необходимо, чтобы схемы выборки входного дифференциального сигнала компараторов АЦП1 были подобны схеме выборки УВХ разностного сигнала с пропорциональным уменьшением емкостей конденсаторов хранения и увеличением сопротивлений ключевых МОП транзисторов выборки в обеспечение равенства постоянных времени заряда емкостей конденсаторов выборки С(1061) (R(1055)+R(1051)) и C(1021) (R(1011)+R(1015)).

В частном случае N-разрядного быстродействующего АЦП (N-M+1)-разрядный АЦП2 может быть выполнен по конвейерной архитектуре, приведенной на Фиг.11. Такой АЦП2 имеет (N-M-1) RSD (Redundant Signed Digit) каскадов 1110-1 – 1110-(N_M+1) с напряжениями на дифференциальных входах и выходах с синфазным уровнем Vcm2 и диапазоном изменения Vref2 от (Vcm2-Vref2/2) до (Vcm2+Vref2/2). Последний каскад параллельного 2-разрядного преобразования выполнен на 3 компараторах 1120. Каждый RSD каскад включает пару компараторов, выполняющих грубое аналого-цифровое преобразование входного сигнала каскада, и схему на переключаемых конденсаторах с дифференциальным усилителем, выполняющую функции выборки входного сигнала каскада и умножения его на 2, а также добавление к умноженному сигналу или вычитание из него опорного напряжения в соответствии с выходным кодом компараторов. В результате диапазон изменения выходного напряжения RSD каскада остается, как и для входного, равным Vref2.

На Фиг.12 представлен пример схемы дифференциального RSD каскада АЦП2, которая может быть использована в заявляемом АЦП.

Приведенная схема дифференциального RSD каскада включает делитель на переключаемых конденсаторах входного опорного напряжения (Vrefp2-Vrefm2), равного (Vref/2^M-P-1), на фактор (2^P/F) для получения опорного напряжения Vref2, равного F·(Vref/2^M-1).

RSD каскад включает дифференциальный усилитель 1210 с двумя идентичными блоками 1220а и 1220b переключаемых конденсаторов, реализующих за период тактового сигнала двойную выборку дифференциального входного сигнала, усиление его в два раза и, при необходимости, добавление к нему или вычитание из него опорного напряжения Vref2 так, чтобы усиленный выходной сигнал сохранял диапазон изменения входного сигнала Vref2 от (Vcm2-Vref2/2) до (Vcm2+Vref2/2). RSD каскад также включает пару компараторов 1280, фиксирующих превышение дифференциальным входным сигналом установленных положительного и отрицательного пороговых уровней, и блок управления 1270 ключами 1238, 1248, 1239, 1249, 1240, управляющий коммутацией конденсаторов выборки 1251, 1261 к опорным входам refp2, refm2 или друг к другу для реализации операций суммирования или вычитания опорного напряжения. Функция деления входного опорного напряжения на фактор (2^P/F) реализуется дифференциальным делителем на конденсаторах 1251, 1253, 1261, 1263, коммутируемых ключами 1231, 1233, 1237, 1238, 1239, 1240, 1249, 1248, 1241, 1243, 1247.

Коэффициент деления делителя: (С1251+С1253)/С1251=(С1261+С1263)/С1261=2^P/F.

Функция двукратного усиления входного сигнала реализуется переключением конденсаторов 1251, 1253, 1261, 1263 с входа на опорные уровни Vrefp, Vrefm, Vcm, a конденсаторов 1252, 1262 с входа на выход каскада при емкости конденсатора 1252, равной сумме емкостей конденсаторов 1251, 1253, и емкости 1262, равной сумме емкостей 1261, 1263.

Состояние ключей RSD каскада, изображенного на Фиг.12, соответствует фазе выборки входного сигнала блоком переключаемых конденсаторов 1220а, в которой ключи 1231, 1232, 1233, 1235, 1241, 1242, 1243, 1245 находятся в проводящем состоянии, а ключи 1236, 1237, 1238, 1239, 1240, 1249, 1248, 1247, 1246 выключены. В фазе хранения состояния всех ключей изменяются на противоположные.

Схему RSD каскада без делителя опорного напряжения можно получить упрощением приведенного RSD каскада с делителем, исключая конденсаторы 1253, 1263 и ключи 1233, 1237, 1243, 1247.

По крайней мере, усилители и компараторы RSD каскадов АЦП2 выполнены на низковольтных транзисторах с напряжением питания Vdd2. Ключи умножающего ЦАП и схемы выборки входного сигнала каскада могут быть выполнены как на низковольтных, так и на высоковольтных транзисторах, выбираемых оптимальным образом с учетом величины низковольтного и высоковольтного питания и характеристик низковольтных и высоковольтных транзисторов.

В блоке формирования выходного кода и коррекции ошибок АЦП2 1130 из 1.5 разрядных кодов двух компараторов каждого RSD каскада формируется один из (N-M-1) разрядов выходного кода и еще два разряда дает последний каскад параллельного преобразования. Избыточные 0.5 разряда каждого RSD каскада используют для цифровой коррекции ошибок компараторов. Избыточный (N-M+1) выходной код АЦП2 используют далее для коррекции ошибок преобразования АЦП1.

Для АЦП с разрядностью, не превышающей 12, и реализуемых на технологиях 0.09-0.15 мкм, с напряжениями питания периферийных схем Vdd=2.5-3.3 B и низковольтного ядра Vdd2=1.2 В можно обрабатывать входной сигнал в диапазоне, например, 2 В при Vref=2 В. При этом оптимальный диапазон аналогового сигнала операционных усилителей и компараторов, выполняемых на низковольтных транзисторах с пороговыми напряжениями 0.3 В, составляет не более (0.3-0.8) В. Для обеспечения оптимального режима работы усилителя УВХ разностного сигнала входа АЦП и выходного напряжения ЦАП и усилителей и компараторов АЦП2 выбирают Vcm2=0.5 В, М=4, F=1 так, чтобы обеспечить Vref2=0.25 В меньший 0.5 В (см. Фиг.7с). При этом на входе УВХ разностного сигнала обеспечивается диапазон изменения разностного сигнала входа АЦП и выходного напряжения ЦАП от 0.375 В до 0.625 В, и при единичном усилении УВХ разностного сигнала обеспечится такой же диапазон входного напряжения АЦП2.

Для АЦП с разрядностью 12 и более, реализуемых на тех же технологиях, целесообразно для повышения точности резистивного делителя увеличить М до 5 и выбрать F=2 так, чтобы обеспечить те же Vcm2=0.5 В и Vret2=0.25 В и диапазон входного напряжения АЦП2 от 0.375 В до 0.625 В при 2-кратном усилении устройства выборки и хранения разностного сигнала.

Варианты схем источников низковольтного дифференциального опорного напряжения для заявляемого АЦП приведены на Фиг.13.

Простейшая схема источника опорного напряжения, заявляемая по п.9 Формулы (Фиг.13а), выполнена с использованием соответствующих отводов резистивного делителя 1310 АЦП1. Отводы делителя 1321 и 1322 с напряжениями (Vcm2+Vref2/2) и (Vcm2-Vref2/2) являются соответственно положительным refp2 и отрицательным refm2 выходами источника дифференциального опорного напряжения АЦП2 с напряжением Vref2, равным F·(Vref/2^M-1), а отвод 1323 с напряжением Vcm2, равным (Vref2/2^M-P), где Р – целое число, меньшее М-1, является выходом источника, обеспечивающим синфазный уровень сигналов устройства выборки и АЦП2. Поскольку схемы на переключаемых конденсаторах, подключенные к источнику опорного напряжения, производят значительный шум, к выходам источника опорного напряжения должны быть подключены фильтрующие конденсаторы 1330.

Более сложная схема источника опорного напряжения, заявляемая по п.10 Формулы (Фиг.13b), также выполнена с использованием соответствующих отводов резистивного делителя 1310 АЦП1. Однако здесь отводы делителя 1321, 1322, 1323 с напряжениями (Vcm2+Vref2/2), (Vcm2-Vref2/2) и Vcm2 подключены к входам буферных операционных усилителей 1340 с единичным усилением, выходы которых являются соответственно положительным refp2, отрицательным refm2 и синфазным сm2 выходами 1351, 1352, 1353 источника дифференциального опорного напряжения АЦП2 с напряжением Vref2, равным F·(Vref/2^M-1).

Быстродействующие буферные усилители 1340 с низким выходным сопротивлением обеспечивают быстрое установление напряжений на выходах опорного источника и заменяют фильтрующие конденсаторы с большими емкостями, которые сложно реализовать в кристалле из-за чрезмерной площади. При этом могут быть оставлены фильтрующие конденсаторы небольшой емкости, размещаемые в кристалле АЦП.

Данная схема опорного источника не требует внешних конденсаторов, но вносит дополнительную ошибку формирования опорного напряжения за счет смещения нуля буферных усилителей, а также увеличивает потребляемую мощность и размеры кристалла АЦП. Отметим, что смещение нуля буферных усилителей, а попутно и некоторые другие ошибки АЦП могут быть скорректированы подстройкой смещения нуля усилителя (блок 1360), что реализуется схемой калибровки выходного напряжения дифференциального источника опорного напряжения АЦП2, заявляемой по п.13, 14 Формулы.

Схема источника опорного напряжения АЦП2, заявляемая по п.11 Формулы и приведенная на Фиг.13с, позволяет исключить один буферный усилитель за счет использования для формирования опорных уровней отвода делителя с напряжением 2Vcm2 и отрицательного вывода источника Vref (земли), не требующего буферизации. При этом необходимо привести напряжение 2Vcm2, равное (Vref2/2^M-P-1), дифференциального выхода источника к требуемому опорному напряжению Vref2, равному F·(Vref/2^M-1), делением на фактор (2^P/F) переключаемыми конденсаторами.

Схема источника опорного напряжения АЦП2, заявляемая по п.12 Формулы и приведенная на Фиг.13d, позволяет исключить еще один буферный усилитель в случае, если напряжение 2Vcm2 равно напряжению синфазного уровня входного сигнала АЦП Vcm=Vref/2. В этом случае доступно использование внешнего фильтрующего конденсатора 1330 на выводе Vcm и буферный усилитель на выходе 1325 источника refp2 может быть исключен. В этой схеме источника опорного напряжения АЦП2 требуется только один буферный усилитель 1340 на выходе 1373 синфазного уровня сm2 источника. Отметим, что смещение нуля этого усилителя не влияет на точностные характеристики АЦП, определяемые точностью формирования напряжения Vref2 из Vref.

На Фиг.14 приведена структурная схема калибровки выходного напряжения дифференциального источника опорного напряжения по п.13, 14 Формулы.

Необходимость калибровки выходного напряжения опорного источника обусловлена наличием нижеизложенных источников погрешностей, приводящих к интегральной и дифференциальной нелинейности и ошибкам полной шкалы АЦП:

– погрешность резистивного делителя ЦАП, используемого для формирования опорного напряжения Vref2, приводящая к ошибке отношения Vref2/Vref;

– погрешность формирования Vref2 буферными усилителями (при их использовании) из-за смещения нуля буферными усилителями;

– погрешность формирования Vref2 делением на переключаемых конденсаторах (при использовании деления);

– погрешности коэффициентов усиления устройства выборки и RSD каскадов АЦП2, связанные с погрешностями согласования емкостей конденсаторов и конечным усилением усилителей.

Заявляемая по п.13, 14 Формулы схема калибровки предназначена для практически полного устранения погрешностей преобразования АЦП, связанных с тремя первыми источниками погрешностей, и уменьшения влияния четвертого источника погрешности в части погрешностей усиления устройства выборки и первого RSD каскада АЦП2.

Схема калибровки выходного напряжения дифференциального источника опорного напряжения включает компаратор калибровки 1440, сравнивающий выходное напряжение последнего RSD каскада АЦП2 1432 с напряжением Vref2, ключи 1480 (1481, 1482, 1483, 1484), последовательно подключающие к дифференциальным входам УВХ разностного сигнала 1420, по крайней мере, одну пару отводов резистивного делителя 1410 АЦП1/ЦАП с дифференциальным напряжением, кратным Vref2 (ключами 1481, 1484), а к дифференциальным выходам ЦАП, по крайней мере, одну пару отводов резистивного делителя с дифференциальным напряжением на Vref2 меньшим (ключами 1482, 1483), калибровочный ЦАП 1460, управляющий смещением нуля буферного усилителя 1471 источника опорного напряжения 1470 АЦП2 1430 и блок управления калибровкой 1450.

Важной особенностью заявляемой схемы калибровки является компаратор калибровки 1440, введенный для сравнения выходного напряжения последнего RSD каскада АЦП2 с напряжением Vref2 с необходимой для целей калибровки точностью, например 1/8 единицы младшего разряда АЦП (ЕМР), что составляет Vref2/16 по величине дифференциального сигнала на выходе последнего RSD каскада.

Отметим, что для идеального АЦП коэффициент усиления устройства выборки F должен быть целым числом (1 или 2), однако в случае его небольшого отклонения от целого числа это отклонение может быть компенсировано соответствующим изменением опорного напряжения Vref2 подстройкой напряжения смещения буферного усилителя.

Заявляемая схема калибровки работает в соответствии со способами калибровки опорного напряжения АЦП2, заявляемыми по п.15, 16, 17 Формулы.

В соответствии со способом п.15 Формулы во время выделенного периода калибровки к дифференциальным входам УВХ разностного сигнала 1420 (Фиг.14) последовательно подключают пару отводов резистивного делителя 1410 АЦП1 с дифференциальным напряжением, кратным Vref2 (например, отводов с напряжениями (Vcm+Vref2/2) и (Vcm-Vref2/2) ключами 1481 и 1484), а к дифференциальным выходам ЦАП пару отводов с дифференциальным напряжением, на Vref2 меньшим (например, Vcm и Vcm ключами 1482 и 1483), проводят выборку входного сигнала на УВХ и преобразование на АЦП2 1430. Проводят методом последовательного приближения под управлением блока калибровки 1450 подстройку смещения нуля буферного усилителя 1471 опорного источника 1470 калибровочным ЦАП 1460 до достижения минимальной разности Vref2 и дифференциального напряжения на выходе последнего RSD каскада 1432, фиксируемой компаратором калибровки 1440. Запоминают цифровой код калибровочного ЦАП 1460 и используют его в режиме нормальной работы АЦП для поддержания смещения нуля буферного усилителя 1471, требуемого для обеспечения достигнутой при калибровке минимальной погрешности выходного напряжения последнего RSD каскада АЦП2 и соответственно минимальной погрешности преобразования всего АЦП.

Недостатком описанного способа является зависимость напряжения на выходе последнего RSD каскада от смещения нуля усилителей устройства выборки и RSD каскадов АЦП2, поэтому он применим только при наличии автокомпенсации смещения нуля указанных усилителей.

Отмеченный недостаток устранен в способе калибровки опорного напряжения АЦП2, заявляемом по п.16 Формулы.

В соответствии со способом п.16 Формулы проводят две калибровки для пары дифференциальных входных напряжений одинаковой амплитуды и противоположной полярности, определяют средний цифровой код из цифровых кодов калибровочного ЦАП для дифференциальных входных напряжений разной полярности и подают полученный средний цифровой код на вход калибровочного ЦАП. Как можно видеть, в этом случае смещение нуля усилителей уже не повлияет на результат калибровки.

Недостатками описанных способов является неполная компенсация погрешности резистивного делителя АЦП1/ЦАП, так как для калибровки используется напряжение, снимаемое только с двух (для дифференциального входного напряжения) сегментов резистивного делителя, с присущей им случайной и систематической погрешностью согласования суммы их сопротивлений с сопротивлением всего делителя (в том числе и нелинейности делителя из-за зависимости сопротивления резисторов от напряжения относительно подложки).

Этот недостаток также частично или полностью устраняется в способе калибровки опорного напряжения АЦП2, заявляемым по п.17 Формулы.

В соответствии со способом п.17 Формулы проводят калибровки для двух или более пар дифференциальных входных напряжений с разными амплитудами, причем дифференциальные входные напряжения каждой пары имеют одинаковые амплитуды и противоположные полярности. Определяют средний цифровой код всех цифровых кодов калибровочного ЦАП для каждого дифференциального входного напряжения и подают полученный усредненный цифровой код на вход калибровочного ЦАП.

Следует отметить, что процесс аналого-цифрового преобразования входного напряжения УВХ при калибровке можно проводить как на рабочей, так и на пониженной частоте, причем во втором случае точность калибровки повышается.

Можно также повысить точность калибровки использованием многократных циклов преобразования с усреднением получаемых кодов ЦАП калибровки.

Буферные усилители источника опорного напряжения АЦП2 должны иметь высокое быстродействие и одновременно высокую стабильность смещения нуля в диапазоне температур и напряжений питания. Для устранения необходимости перекалибровки при изменении температуры и напряжения питания может быть использован дополнительный прецизионный (медленный и маломощный) усилитель с высокой стабильностью смещения нуля для компенсации нестабильного смещения нуля буферного усилителя. В этом случае калибровку проводят подстройкой смещения нуля этого дополнительного прецизионного усилителя.

В таблице 1 приведено сравнение характеристик заявляемого по п.1, 2, 3, 6, 7, 12 Формулы 12-разрядного АЦП, включающего 4-разрядный АЦП1, 9-разрядный конвейерный АЦП2 и устройство выборки с единичным усилением, с известными конвейерными АЦП при их реализации на технологии, подобной 0.13 мкм технологии фирмы TSMC.

Из приведенных данных видно, что заявляемый АЦП позволяет существенно улучшить обобщенный фактор качества, равный произведению частоты выборки на динамический диапазон, поделенному на потребляемую мощность, а также уменьшить площадь кристалла АЦП.

Таким образом, заявляемый АЦП обладает новизной, может быть реализован и позволяет существенно улучшить быстродействие и снизить потребляемую мощность и погрешность преобразования интегральных АЦП, а также уменьшить площадь их кристалла.

Формула изобретения

1. Быстродействующий аналого-цифровой преобразователь (АЦП), включающий М-разрядный АЦП1 с последовательным резистивным делителем и М-разрядный цифроаналоговый преобразователь (ЦАП), на вход которого поступает результат преобразования АЦП1, подключенные к опорному источнику Vref с синфазным уровнем Vcm, устройство выборки и хранения (УВХ) разностного сигнала входа АЦП и выходного напряжения ЦАП с коэффициентом усиления F, причем выходной сигнал УВХ поступает на вход АЦП2 с дифференциальным опорным напряжением Vref2, меньшим Vref, а выходной код АЦП2 поступает в блок цифровой коррекции ошибок АЦП1 и формирования выходного кода АЦП, отличающийся тем, что М-разрядный ЦАП включает две группы ключей, коммутирующих к дифференциальным выходам ЦАП выбранную пару симметрично расположенных отводов последовательного резистивного делителя, выходные напряжения УВХ и дифференциальное опорное напряжение АЦП2 имеют синфазный уровень Vcm2, a Vref2 равно F·(Vref/2^M-1), причем F не превышает 2.

2. Быстродействующий аналого-цифровой преобразователь по п.1, отличающийся тем, что по крайней мере входные каскады компараторов АЦП1, ключи ЦАП и входные ключи УВХ разностного сигнала выполнены на высоковольтных транзисторах с повышенным напряжением питания Vdd равным или большим Vref, а по крайней мере цифровые схемы АЦП, усилители и компараторы УВХ разностного сигнала и АЦП2 выполнены на низковольтных транзисторах с напряжением питания Vdd2, меньшим Vdd, но не меньшим удвоенного напряжения Vref2.

3. Быстродействующий АЦП по п.1 или 2, отличающийся тем, что М-разрядные АЦП1 и ЦАП имеют общий последовательный резистивный делитель, состоящий из 2^M+1 идентичных резисторов с (2^M+1+1) отводами, при этом АЦП1 является параллельным и включает 2^м компараторов, а ЦАП включает две группы по (2^M+1) ключей, коммутирующих к дифференциальным выходам ЦАП по одному из симметрично расположенных нечетных отводов общего резистивного делителя, причем дифференциальные опорные входы каждого компаратора подключены к двум симметрично расположенным четным отводам резистивного делителя.

4. Быстродействующий АЦП по п.1 или 2, отличающийся тем, что М-разрядные АЦП1 и ЦАП имеют общий последовательный резистивный делитель, состоящий из 2^M+1 идентичных резисторов с (2^M+1+1) отводами, при этом АЦП1 является последовательно-параллельным и включает компаратор одноразрядного предварительного преобразования, определяющий полярность входного дифференциального сигнала, и 2^M+1 компараторов, а ЦАП включает две группы по (2^M+1) ключей, коммутирующих к дифференциальным выходам ЦАП по одному из симметрично расположенных нечетных отводов общего резистивного делителя, причем дифференциальные опорные входы каждого из 2^M+1 компараторов подключают прямо или инверсно к двум симметрично расположенным четным отводам резистивного делителя двумя парами ключей, управляемыми состоянием выхода компаратора предварительного преобразования.

5. Быстродействующий АЦП по п.1 или 2, отличающийся тем, что схемы выборки входного дифференциального сигнала компараторов АЦП1 выполнены на переключаемых конденсаторах и подобны схеме входов УВХ разностного сигнала с уменьшением емкостей конденсаторов выборки и хранения и пропорциональным увеличением сопротивлений ключевых МОП транзисторов выборки.

6. Быстродействующий АЦП по п.1 или 2, отличающийся тем, что АЦП2 имеет разрядность (N-M+1), где N-разрядность АЦП, выполнен по конвейерной архитектуре и содержит (N-M-1) RSD каскадов, включающих пару компараторов и схему на переключаемых конденсаторах с дифференциальным усилителем, выполняющую функции выборки входного сигнала каскада и умножающего ЦАП, с напряжениями на дифференциальных входах и выходах с синфазным уровнем Vcm2 и диапазоном изменения от (Vcm2-Vref2/2) до (Vcm2+Vref2/2), а последний каскад параллельного 2-х разрядного преобразования выполнен на 3-х компараторах.

7. Быстродействующий АЦП по п.2, отличающийся тем, что при разрядности АЦП не более 12, Vdd2=1,2 В и Vref=2 В выбирают Vcm2, равный четверти Vref и М не менее 3, так чтобы обеспечить Vref2 не более 0,5 В при единичном усилении устройства выборки и хранения разностного сигнала АЦП2.

8. Быстродействующий АЦП по п.2, отличающийся тем, что при разрядности АЦП большей или равной 12, Vdd2=1,2 В и Vref=2 В выбирают Vcm2, равный четверти Vref и М не менее 4, так чтобы обеспечить Vref2 не более 0,5 В при двукратном усилении устройства выборки и хранения разностного сигнала АЦП2.

9. Быстродействующий АЦП по п.1, отличающийся тем, что отводы последовательного резистивного делителя АЦП1 с напряжениями: Vcm2 равным (Vref/2^M-P), где Р – целое число, меньшее М-1, (Vcm2-Vref2/2) и (Vcm2+Vref2/2), и, подключенными к ним фильтрующими конденсаторами являются соответственно синфазным сm2, положительным refp2 и отрицательным refm2 выходами источника дифференциального опорного напряжения АЦП2.

10. Быстродействующий АЦП по п.1, отличающийся тем, что источник дифференциального опорного напряжения АЦП2 включает буферные усилители, входы которых подключены к отводам последовательного резистивного делителя АЦП1 с напряжениями: Vcm2, равным (Vref/2^M-P), где Р – целое число, меньшее М-1, (Vcm2-Vref2/2) и (Vcm2+Vref2/2), a выходы являются соответственно синфазным сm2, положительным refp2 и отрицательным refm2 выходами источника дифференциального опорного напряжения АЦП2.

11. Быстродействующий АЦП по п.1, отличающийся тем, что источник дифференциального опорного напряжения АЦП2 включает буферный усилитель с входом, подключенным к отводу последовательного резистивного делителя АЦП1 с напряжением 2Vcm2, равным (Vref/2^M-P), где Р – целое число, меньшее М-1, выход которого является положительным refp2 выходом источника, буферный усилитель с входом, подключенным к отводу резистивного делителя с напряжением Vcm2, равным (Vref/2^M-P), выход которого является синфазным сm2 выходом источника, а отрицательным refm2 выходом источника является отрицательный вывод источника Vref, причем напряжение 2Vcm2 дифференциального выхода источника приводят к требуемому опорному напряжению Vref2 делением на (2^P/F) переключаемыми конденсаторами.

12. Быстродействующий АЦП по п.1, отличающийся тем, что источник дифференциального опорного напряжения АЦП2 включает отвод последовательного резистивного делителя АЦП1 с напряжением 2·Vcm2, равным (Vref/2^M-P-1), где Р – целое число, меньшее М-1, который вместе с подключенным к нему фильтрующим конденсатором является положительным refp2 выходом источника, буферный усилитель с входом, подключенным к отводу резистивного делителя с напряжением Vcm2, равным (Vref/2^M-P), выход которого является синфазным сm2 выходом источника, а отрицательным refm2 выходом источника является отрицательный вывод источника Vref, причем напряжение 2·Vcm2 дифференциального выхода источника приводят к требуемому опорному напряжению Vref2 делением на (2^P/F) переключаемыми конденсаторами.

13. Быстродействующий АЦП по п.10 или 11, отличающийся тем, что источник дифференциального опорного напряжения АЦП2 включает схему калибровки выходного напряжения подстройкой напряжения смещения буферного усилителя одного из дифференциальных выходов опорного источника АЦП2.

14. Быстродействующий АЦП по п.13, отличающийся тем, что схема калибровки дифференциального опорного напряжения АЦП2 включает компаратор калибровки, сравнивающий остаточное напряжение на выходе последнего RSD каскада АЦП2 с напряжением Vref2, ключи, подключающие к дифференциальным входам УВХ разностного сигнала по крайней мере одну пару отводов резистивного делителя АЦП1 с дифференциальным напряжением, кратным Vref2, а к дифференциальным выходам ЦАП, по крайней мере одну пару отводов резистивного делителя с дифференциальным напряжением на Vref2 меньшим, калибровочный ЦАП, управляющий смещением нуля буферного усилителя источника дифференциального опорного напряжения АЦП2 и блок управления калибровкой.

15. Способ калибровки быстродействующего АЦП по п.14, отличающийся тем, что при калибровке к дифференциальным входам УВХ разностного сигнала подключают пару отводов резистивного делителя АЦП1 с дифференциальным напряжением, кратным Vref2, а к дифференциальным выходам ЦАП – пару отводов с дифференциальным напряжением на Vref2 меньшим, проводят выборку и аналого-цифровое преобразование входного сигнала, проводят методом последовательного приближения калибровочным ЦАП подстройку смещения нуля буферного усилителя опорного источника АЦП2 до достижения минимальной разности дифференциального напряжения на выходе последнего RSD каскада и напряжения Vref2, фиксируемой компаратором калибровки, и запоминают цифровой код калибровочного ЦАП.

16. Способ калибровки быстродействующего АЦП по п.15, отличающийся тем, что проводят две калибровки для пары дифференциальных входных напряжений одинаковой амплитуды и противоположной полярности, определяют средний цифровой код из цифровых кодов калибровочного ЦАП для дифференциальных входных напряжений разной полярности и подают полученный средний цифровой код на вход калибровочного ЦАП.

17. Способ калибровки быстродействующего АЦП по п.16, отличающийся тем, что проводят калибровки для двух или более пар дифференциальных входных напряжений с разными амплитудами, причем дифференциальные входные напряжения каждой пары имеют одинаковые амплитуды и противоположные полярности, определяют средний цифровой код всех цифровых кодов калибровочного ЦАП для каждого дифференциального входного напряжения и подают полученный средний цифровой код на вход калибровочного ЦАП.

РИСУНКИ

QB4A – Регистрация лицензионного договора на использование изобретения

Лицензиар(ы): Агрич Юрий Владимирович

Вид лицензии*: НИЛ

Лицензиат(ы): Закрытое акционерное общество “ПКК Миландр”

Договор № РД0068416 зарегистрирован 13.08.2010

Извещение опубликовано: 27.09.2010 БИ: 27/2010

* ИЛ – исключительная лицензия НИЛ – неисключительная лицензия