Патент на изобретение №2328819

(54) ГЕНЕРАТОР ЗАДЕРЖАННЫХ ИМПУЛЬСОВ

(57) Реферат:

Использование: в системах контроля и управления в качестве формирователя синхронизирующих и управляющих сигналов. Технический результат заключается в упрощении конструкции и алгоритма работы, повышении помехоустойчивости и надежности работы. Генератор содержит модуль блока питания, модуль блока управления, включающий панель управления, тактовый генератор, управляющий микроконтроллер, модуль многоканального устройства задержки с заданным количеством каналов выходных импульсов. Входные и выходные каналы импульсов выполнены в виде оптических преобразователей сигналов. Блок управления дополнительно содержит программируемую логическую интегральную схему (ПЛИС БУ), каждый модуль устройства задержки дополнительно содержит вспомогательный микроконтроллер (МК МЗ), таймер и программируемую логическую интегральную схему модуля задержки (ПЛИС МЗ). В генераторе задержанных импульсов блок управления может дополнительно содержать интерфейс связи, группа выводов которого с одной стороны соединена с выводами управляющего микроконтроллера, а группа выводов с другой стороны интерфейса выполнена с возможностью соединения с персональным компьютером через СОМ-порт. 1 з.п. ф-лы, 1 ил. 635 нс (определяется шестиразрядным счетчиком в ПЛИС МЗ, который обрабатывает младшие разряды значения задержки). Регистр констант вмещает максимальное значение, соответствующее 630 нс. Младший бит запоминается во внутренний триггер, который управляет дополнительной задержкой в 5 нс и в зависимости от нулевого или единичного значения бита он либо добавляется к общей задержке, либо нет.

Если запрограммирован временной интервал, превышающий значение 635 нс, то к формированию задержки подключается таймер 9. За один тактовый импульс счетчик таймера вычитает значение, равное 640 нс. Оба эти устройства работают последовательно, т.е. отработанные значения задержки складываются.

Последовательная работа таймера 9 и ПЛИС МЗ 10 организована следующим образом:

– младшие биты значения задержки обрабатывает быстрое устройство ПЛИС МЗ 10 и по завершении счета ждет единичное значение сигнала по четвертой линии связи 19 от таймера 9, отрабатывая в это время пустые циклы;

– первый внутренний счетчик таймера 9 COUNTO по завершении цикла счета выдает «1» на ПЛИС МЗ 10 по четвертой линии связи 19, которая перебрасывает внутренний триггер в ПЛИС МЗ 10 в нулевое состояние; ПЛИС МЗ 10 формирует первый выходной сигнал, который идет на первый буферный усилитель 20₁ с третьей группы выводов ПЛИС МЗ 10, усиливается до значения 60 мА, необходимого для включения первого оптического H₁ излучателя; с первого буферного усилителя сигнал подается на вход первого оптического преобразователя 11₁;

– второй внутренний счетчик таймера 9 COUNT1, получив информацию от первого внутреннего счетчика COUNTO, что сформирован первый выходной сигнал, запускает на счет значение длительности первого выходного импульса; по завершении цикла счета по четвертой линии связи 19 таймер 9 выдает «1» на внутренний триггер ПЛИС МЗ 10, который перебрасывается в единичное состояние и сформированный выходной импульс прекращается;

– сразу после завершения работы счетчика COUNT0 запускается внутренний счетчик COUNT2 таймера 9, который формирует задержку второго выходного импульса и по завершении счета выдает «1» по четвертой линии связи 19, которая в свою очередь перебрасывает внутренний триггер в ПЛИС МЗ 10 в 0;

– ПЛИС МЗ 10 формирует второй выходной сигнал, который поступает на второй выходной буферный усилитель 20₂ с третьей группы выводов ПЛИС МЗ 10, усиливается до значения 60 мА, необходимого для включения второго оптического 11₂ излучателя. Со второго буферного усилителя сигнал подается на вход второго оптического преобразователя 11₂. Вспомогательный микроконтроллер 8 обрабатывает программное прерывание, формирующее длительность второго выходного импульса.

При использовании генератора задержанных импульсов в составе автоматизированной системы управления программирование установочных значений и осуществление контроля за работой прибора может быть осуществлено с компьютера по интерфейсу 17 (RS232). Введенные установочные значения передаются в управляющий микроконтроллер 4 на UART-выводы по интерфейсу – двунаправленной линии связи 17 через СОМ-порт с персонального компьютера 18. Далее загрузка введенных значений в основные модули генератора осуществляется аналогично, как в случае ручного управления (с панели управления).

Формула изобретения

Генератор задержанных импульсов, содержащий блок питания, соединенный с блоком управления, включающим панель управления, тактовый генератор, по крайней мере один канал входных импульсов, управляющий микроконтроллер, соединенный двухсторонней связью с панелью управления, многоканальное устройство задержки с заданным количеством каналов выходных импульсов, при этом блок управления соединен с каждой линией задержки по крайней мере одной шиной данных и линиями связи, одни из которых предназначены для передачи сигналов с тактовыми частотами, а другие предназначены для передачи сигналов запуска, отличающийся тем, что выполнен в виде модульной конструкции, включающей модули блока управления, блока питания и модули устройства задержки; генератор задержанных импульсов содержит несколько каналов входных импульсов, входные и выходные каналы импульсов выполнены в виде оптических преобразователей сигналов; блок управления дополнительно содержит программируемую логическую интегральную схему (ПЛИС БУ), предназначенную для буферизации тактового сигнала с начальной тактовой частотой, преобразования тактового сигнала в синхронизирующие импульсы с преобразованной тактовой частотой, мультиплексирования входных сигналов и формирования сигналов запуска на модули устройства задержки, тактовый вход которой соединен с выходом тактового генератора, первая группа выводов ПЛИС БУ соединена с первой группой выводов управляющего микроконтроллера, входные каналы блока управления соединены со второй группой выводов ПЛИС БУ; каждый модуль устройства задержки дополнительно содержит вспомогательный микроконтроллер (МК МЗ), таймер и программируемую логическую интегральную схему модуля задержки (ПЛИС МЗ), предназначенную для формирования заданных интервалов задержки совместно с таймером модуля устройства задержки, первая группа выводов вспомогательного микроконтроллера каждого модуля задержки соединена посредством первой шины данных со второй группой выводов управляющего микроконтроллера, вторая группа выводов вспомогательного микроконтроллера соединена второй шиной данных с первой группой выводов таймера и первой группой выводов ПЛИС МЗ, вторая группа выводов таймера соединена с четвертой группой выводов ПЛИС МЗ двухсторонней четвертой линией связи, предназначенной для передачи сигналов управления, третья группа выводов ПЛИС БУ соединена первой линией связи, передающей сигналы с начальной тактовой частотой на синхронизирующий вход ПЛИС МЗ каждого модуля задержки, четвертая группа выводов ПЛИС БУ соединена второй линией связи, передающей сигналы с преобразованной тактовой частотой, с синхронизирующими входами таймера и вспомогательного микроконтроллера каждого модуля задержки, пятая группа выводов ПЛИС БУ соединена третьей линией связи, передающей сигналы запуска, со второй группой выводов ПЛИС МЗ каждого модуля задержки, каждый вывод из третьей группы выводов ПЛИС МЗ через буферный усилитель соединен с соответствующим выходным каналом каждого модуля задержки.

2. Генератор задержанных импульсов по п.1, отличающийся тем, что блок управления дополнительно содержит интерфейс связи, группа выводов которого с одной стороны соединена с UART – выводами управляющего микроконтроллера, а группа выводов с другой стороны интерфейса выполнена с возможностью соединения с персональным компьютером через СОМ-порт.

РИСУНКИ