Патент на изобретение №2159958

(54) УСТРОЙСТВО ОБРАБОТКИ ЦВЕТНЫХ ИЗОБРАЖЕНИЙ

(57) Реферат:

Изобретение относится к автоматике и вычислительной технике. Его использование при обработке цветных изображений позволяет получить технический эффект в виде реализации адаптивной гибридной фильтрации цветных изображений. Это устройство обработки содержит блок управления устройством, блок синхронизации, блоки формирования окрестности и апертуры, блоки вычисления норм, блок вычисления локальных дисперсий полезного сигнала, блок вычисления коэффициента , блоки вычисления оценок среднеквадратичной ошибки, блок нахождения максимальной оценки среднеквадратичной ошибки, блок вычисления коэффициента , блок вычисления значений выражения фильтра, блок нахождения минимального значения выражения фильтра и выходной блок. Технический результат достигается благодаря тому, что каждый из блоков имеет специфическую структуру. 13 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах цифровой обработки изображений.

В ходе проведенного патентного поиска авторами не были найдены аналоги предлагаемого устройства, однако отдельные составляющие его блоков были взяты из перечисленных ниже изобретений.

Известно “Устройство для обработки изображений объектов”, авторы В.В. Грицык, А.Ю. Луцык и Р.М. Паленичка, описанное в патенте SU N 1226500, кл. G 06 K 9/36, опубликованное в 1986 году, в котором реализуется возможность выделения локальной окрестности текущего элемента изображения требуемой формы и определение медианы последовательности элементов изображения, принадлежащих выделенной окрестности. Для этого служат телевизионный датчик, аналого-цифровой преобразователь, группа регистров сдвига, генератор импульсов, группа элементов И, первый и второй регистры, блок управления, коммутатор и блок сортировки кодов.

Известно “Устройство для обработки изображений объектов”, авторы А.Е. Батюк, В. В. Грицык, А.Ю. Луцык и Р.М. Паленичка, описанное в патенте SU N 1295427, кл. G 06 K 9/36, опубликованное в 1987 году, являющееся продолжением описанного выше изобретения. В данном устройстве локальное медианное значение также определяется путем сортировки кодов элементов изображения в блоке сортировки кодов. Отличие от предыдущего изобретения заключается в выделении текущего элемента изображения, определении модуля разности между локальным медианным значением и этим элементом и сравнении этой разности с постоянным порогом посредством компаратора. В зависимости от результата сравнения на выход второго коммутатора поступает или медианное значение, или текущий элемент изображения.

В заявке Л. В. Петрова, М.В. Гукасовой и Г.В. Сакварелидзе “Устройство обработки изображений” N 1621058, кл. G 06 K 9/36, опубликованной в 1991 году и являющейся продолжением вышеописанных заявок, с целью упрощения устройства из блока сортировки исключаются компараторы и элементы задержки, а выполнение функций обеспечивается введением блоков памяти, выполненных в виде ПЗУ.

Цель изобретения – реализация адаптивной гибридной фильтрации цветных изображений.

Как известно, многоспектральные изображения, получаемые со спутников, или стандартные цветные изображения в телевизионных системах имеют несколько отдельных составляющих, каждая из которых несет определенную информацию о разных частях спектра сигнала изображения. Такие сигналы называются векторными [1]. Сигналы, имеющие только одну составляющую, называются скалярными. В общем случае векторный сигнал имеет Z (Z 1) составляющих S₁(t), S₂(t), . .., S_Z(t), и математически его можно записать как

Большинство изображений представляется функциями двух пространственных переменных где S(i,j) – яркость изображения в точке с координатами (i, j). Многоспектральное изображение – векторно-значная функция с компонентами (S₁, S₂, …, S_Z). Для него выражение (1) будет иметь вид

где
K и L – размеры изображения по горизонтали и вертикали.

Цветное изображение – частный случай многоспектрального изображения [2], компоненты которого представляют собой значения яркостей в каждой из трех цветовых плоскостей пространства RGB, т.е.

Изображения в процессе регистрации и передачи по каналам связи обычно искажаются случайными помехами. Если неискаженный сигнал с выхода датчика подать непосредственно на вход монитора, то даже и в этом случае воспроизводимое изображение будет иметь некоторую зернистость, структура которой изменяется случайным образом. Обычно вклад шума учитывается как аддитивный случайный процесс, некоррелированный с изображением [3]. Практически можно считать, что источники изображения вырабатывают гауссов шум. Каналы передачи аналоговой информации вносят шум, который обычно можно также считать гауссовым [4] . Таким образом, процесса формирования изображения математически можно представить в виде

где неискаженное шумом цветное изображение,
аддитивный шум – гауссов процесс с нулевым средним, дисперсией ²_N и отсутствием корреляции между компонентами.

На практике изображения часто бывают искажены также помехами локального (импульсного) типа. С учетом этого процесс формирования изображения примет вид

где импульсный шум, имеющий большую или меньшую амплитуду относительно соседних точек по крайней мере в одной из компонент.

Естественный подход к обработке цветного изображения заключается в создании фильтра для скалярного сигнала и применении его для каждой из составляющих S_R(i, j), S_G(i, j), S_B(i,j) отдельно. Такой подход имеет ряд недостатков. Составляющие цветного изображения в реальных случаях обычно коррелированы. И если каждая составляющая обрабатывается независимо, то эта корреляция не используется. Раздельная обработка сигналов векторного типа может привести к искажениям [1, 5].

Для устранения помех импульсного типа в обработке изображений эффективно используется медианная фильтрация, сохраняющая резкие перепады (границы, контура) [6] . Она осуществляется путем движения некоторой апертуры вдоль дискретного изображения и замены значения центрального элемента окрестности медианным значением, определяемым по элементам апертуры. При обобщении медианной процедуры на случай векторных сигналов на векторную медианную процедуру накладываются следующие требования [1]:
1) векторная медианная процедура должна обладать теми же свойствами, что и в скалярном случае, т.е. обладать нулевой импульсной характеристикой и хорошей способностью сглаживания робастой информации при сохранении резких фронтов сигнала;
2) векторная медианная процедура должна давать величину, которая сводится к скалярной медианной величине при единичной размерности вектора;
3) выходной сигнал векторного медианного фильтра должен совпадать с одним их входных векторов.

Определение. Векторной медианной величиной BM для называется такая величина что

Здесь эвклидова норма.

На практике наиболее распространена норма в пространстве L₂ [7]. С учетом этого получим определение векторной медианной величины с использованием нормы в L₂.

Определение. Векторной медианной величиной в пространстве L₂ для называется такая величина что

Здесь норма в пространстве L₂.

В общем случае норма в пространстве L₂ определяется формулой [9]

а расстояние между элементами f и g – формулой

т. е. в нашем случае, используя квадрат расстояния и заменяя знак интеграла на сумму по трем цветовым плоскостям в выражении (4), имеем



Простейшим методом устранения аддитивного шума в обработке изображений является арифметическое усреднение, при котором осуществляется замена значения каждого элемента средним значением, найденным по его окрестности [6].

В предлагаемом устройстве используется алгоритм адаптивной гибридной фильтрации цветных изображений [8], который учитывает взаимную корреляцию составляющих цветного изображения и, используя комбинацию векторной медианной процедуры и метода арифметического усреднения, позволяет эффективно устранять как аддитивный, так и импульсный шумы.

Выражение адаптивного гибридного фильтра имеет вид

где W – окрестность элемента изображения размером 3х3;
01, 01 – весовые коэффициенты, адаптивно меняющие свои значения в соответствии с локальной активностью полезного и шумового сигналов;
(u,v) – центр окрестности элемента изображения;
элемент изображения, принадлежащий окрестности;
центральный элемент окрестности;
вектор средней яркости, определяемый по элементам изображения, принадлежащим апертуре;
вектор медианной яркости, определяемый по элементам изображения, принадлежащим апертуре.

Здесь элемент изображения является одномерным вектором, состоящим из трех компонентов, соответствующих значениям яркости в красной, зеленой и синей цветовых плоскостях пространства RGB.

Определение весовых коэффициентов и осуществляется по следующему алгоритму.

1. Вычисление .

где




Считается, что дисперсии ²_N,²_NR,²_NG,²_NB шумового сигнала известны априорно.

2. Вычисление .
2.1. При найденном вычисляем оценки _j среднеквадратичной ошибки, полагая, что = 0;1, по формуле
_J= ²X²_L,I-2((+1)²_S,I–²_N,I)+2²_S,I–²_N,I, (14)


где J = 1,…,6;
I = 1,…3 – число цветовых плоскостей изображения;

2.2. Определяем составляющую цветного изображения, для которой оценка _J среднеквадратичной ошибки максимальна, т.е. _I= max{_J}.
2.3. Для максимальной оценки среднеквадратичной ошибки вычисляем
(18)
где I = 1,…,3 – число цветовых плоскостей изображения.

2.4. Вычисление значения в диапазоне 01

На фиг. 1 представлена блок-схема устройства обработки цветных изображений, на фиг. 2 – блок управления устройством, на фиг. 3 – первый, второй и третий блоки формирования окрестности и апертуры, на фиг. 4 – первый, второй и третий блоки вычисления норм, на фиг. 5 – блок вычисления локальных дисперсий полезного сигнала, на фиг. 6 – блок вычисления коэффициента , на фиг. 7 – первый, второй и третий блоки вычисления оценок среднеквадратичной ошибки, на фиг. 8 – блок нахождения максимальной оценки среднеквадратичной ошибки, на фиг. 9 – блок вычисления коэффициента , на фиг. 10 – блок вычисления значений выражения фильтра, на фиг. 11 – блок нахождения минимального значения выражения фильтра, на фиг. 12 – выходной блок устройства, на фиг. 13 – пояснения к определению окрестности и апертуры.

Устройство обработки цветных изображений содержит блок 1 управления устройством; блок 2 синхронизации; первый, второй и третий блоки 3 формирования окрестности и апертуры; первый, второй и третий блоки 4 вычисления норм; блок 5 вычисления локальных дисперсий полезного сигнала; регистр 6; блок 7 вычисления коэффициента ; первый, второй и третий блоки 8 вычисления оценок среднеквадратичной ошибки; блок 9 нахождения максимальной оценки среднеквадратичной ошибки; блок 10 вычисления значений выражения фильтра; блок 11 вычисления коэффициента ; блок 12 нахождения минимального значения выражения фильтра; выходной блок 13 устройства; установочный вход 14 кода маски; установочный вход 15 управления коммутаторами; установочный вход 16 сигнала записи; установочный вход 17 дисперсии ²_N; установочный вход 18 дисперсии ²_NR; установочный вход 19 дисперсии ²_NG; установочный вход 20 дисперсии ²_NB; установочный вход 21 числа для нулевых элементов кода маски; группу выходов 22 устройства.

Блок 1 управления устройством (фиг. 2) содержит датчик сигналов изображения 23; дискриминатор 24; первый 25, второй 28, третий 29, четвертый 32 элементы задержки; первый – четвертый элементы развязки 26; генератор импульсов 27; регистр сдвига 30; первый 31, второй 34, третий 35 регистры; счетчик 33.

Блок 2 синхронизации (фиг. 3-11) содержит первый 47, второй 53, третий 54, четвертый 57, пятый 60, шестой 77, седьмой 79, восьмой 87, девятый 95, десятый 99, одиннадцатый 103, двенадцатый 105, тринадцатый 107, четырнадцатый 109, пятнадцатый 116, шестнадцатый 119, семнадцатый 123, восемнадцатый 127, девятнадцатый 139, двадцатый 145, двадцать первый 150, двадцать второй 154, двадцать третий 156, двадцать четвертый 172, двадцать пятый 176, двадцать шестой 179, двадцать седьмой 184, двадцать восьмой 188, двадцать девятый 190, тридцатый 199, тридцать первый 203, тридцать второй 208, тридцать третий 212, тридцать четвертый 219, тридцать пятый 223 элементы задержки; первую 78, вторую 80, третью 88, четвертую 90, пятую 204, шестую 209, седьмую 213 группы элементов И; первую 174, вторую 192, третью 221 группы элементов задержки; группу элементов развязки 215.

Первый, второй и третий блоки 3 формирования окрестности и апертуры (фиг. 3) содержат группу регистров сдвига 45; группу элементов И 46; блок сортировки кодов 48; сумматор 49; первый 50, второй 51, третий 52, четвертый 58, пятый 59 регистры; коммутатор 55; блок деления 56.

Первый, второй и третий блоки 4 вычисления норм (фиг. 4) содержат первую 81, вторую 82, третью 83 группы блоков вычитания; первую 84, вторую 85, третью 86 группы квадраторов; группу сумматоров 89; группу регистров 91.

Блок 5 вычисления локальных дисперсий полезного сигнала (фиг. 5) содержит первую 96, вторую 97, третью 98 группы блоков вычитания; первую 100, вторую 101, третью 102 группы квадраторов; первую 104 и вторую 106 группы сумматоров; группу блоков деления 108; группу регистров 110.

Блок 7 вычисления коэффициента (фиг. 6) содержит блок деления 117; компаратор 118; первый 120, второй 124, третий 130 блоки вычитания; первый 121 и второй 129 элементы задержки; элемент И 122; первый 125 и второй 128 регистры; блок умножения 126. Кроме того, на чертеже также показаны первый установочный вход 131 и второй установочный вход 132.

Первый, второй и третий блоки 8 вычисления оценок среднеквадратичной ошибки (фиг. 7) содержат первый 138 и второй 157 регистры; первый 140, второй 141, третий 142, четвертый 143, пятый 144 блоки умножения; первый 146, второй 152, третий 153 элементы задержки; первый 147, второй 148 и третий 149 блоки вычитания; первый 151 и второй 158 сумматоры; квадратор 155. Кроме того, на чертеже также показан второй установочный вход 132.

Блок 9 нахождения максимальной оценки среднеквадратичной ошибки (фиг. 8) содержит группу компараторов 173; группу блоков памяти 175.

Блок 11 вычисления коэффициента (фиг. 9) содержит сумматор 180; первый 181, второй 182, третий 183 коммутаторы; элемент задержки 185; первый 186 и второй 187 блоки умножения; блок вычитания 189; блок деления 191; первый 193 и второй 194 компараторы. Кроме того, на чертеже также показаны первый установочный вход 131 и третий установочный вход 195.

Блок 10 вычисления значений выражения фильтра (фиг. 10) содержит первую 198, вторую 210, третью 214 группы элементов развязки; блок вычитания 200; первый 201 и второй 202 блоки умножения; первую 205, вторую 206, третью 207 группы блоков умножения; группу сумматоров 211; группу регистров 216. Кроме того, на чертеже также показан первый установочный вход 131.

Блок 12 нахождения минимального значения выражения фильтра (фиг. 11) содержит группу компараторов 220; группу блоков памяти 222.

Выходной блок 13 устройства (фиг. 12) содержит первый 226, второй 227, третий 228 регистры; первый 229, второй 230, третий 231 коммутаторы.

Устройство обработки цветных изображений (фиг. 1) работает следующим образом.

Перед началом адаптивной гибридной фильтрации обрабатываемого цветного изображения (в дальнейшем – изображение) через установочный вход 14 кода маски в блок 1 управления устройством осуществляется запись кода маски, который определяет форму апертуры в окрестности текущего элемента изображения. Если элемент изображения из окрестности текущего элемента изображения (в дальнейшем – элемент окрестности) входит в апертуру (в дальнейшем – элемент апертуры), то соответствующий ему разряд кода маски равен “1”. В противном случае этот разряд кода маски равен “0”. Форма апертуры адаптивного гибридного фильтра может быть выбрана прямоугольной, линейной (горизонтальной и вертикальной), крестообразной и ромбовидной формы. Через установочный вход 15 управления коммутаторами в блок 1 управления устройством осуществляется запись двоичного кода номера информационных входов коммутаторов 55 первого, второго и третьего блоков 3 формирования окрестности и апертуры (фиг. 3). Через установочный вход 17 в регистр 6 (фиг. 1) осуществляется запись двоичного кода числового значения (в дальнейшем – значение) дисперсии ²_N шумового сигнала, присутствующего на изображении. Через установочные входы 18, 19, 20 в первый, второй и третий блоки 8 вычисления оценок среднеквадратичной ошибки соответственно осуществляется запись значений дисперсий ²_NR,²_NG,²_NB шумового сигнала, присутствующего соответственно в красной, зеленой и синей цветовых плоскостях изображения. Через установочный вход 21 числа для нулевых элементов кода маски осуществляется запись двоичного кода числа, превышающего максимальное значение яркости элемента изображения на единицу. Запись в регистры соответствующих блоков через указанные выше установочные входы осуществляется под воздействием управляющего сигнала, поступающего на установочный вход 16 сигнала записи. Блок 1 управления устройством формирует три цифровых сигнала, соответствующих значениям яркости элементов изображения, которые затем поступают на первый, второй и третий блоки 3 формирования окрестности и апертуры. На блок 2 синхронизации с блока 1 поступает сигнал, управляющий синхронизацией работы всех блоков устройства. При поступлении управляющего сигнала с блока 2 одновременно на первый, второй и третий блоки 3 в последних осуществляется формирование окрестности текущего элемента изображения размером 3х3 элементов (фиг. 13) и апертуры в ней, выделение центрального элемента окрестности, являющегося текущим элементом изображения, а также для элементов апертуры – вычисление значений компонентов векторов средней и медианной яркостей. Значения яркости
элементов апертуры с первого, второго и третьего блоков 3 поступают соответственно на первый, второй и третий блоки 4 вычисления норм. На первый блок 4 с первого – третьего блоков 3 также поступают значения компонентов вектора медианной яркости. На второй блок 4 с первого – третьего блоков 3 также поступают значения компонентов вектора средней яркости. На третий блок 4 с первого – третьего блоков 3 также поступают значения яркости центрального элемента окрестности. Значения яркости элементов окрестности и значения компонентов вектора средней яркости с первого – третьего блоков 3 одновременно подаются на блок 5 вычисления локальных дисперсий полезного сигнала, на который с блока 1 поступают данные о количестве единиц в коде маски. Работа первого – третьего блоков 4 и блока 5 начинается под воздействием управляющего сигнала с блока 2 синхронизации. В первом, втором и третьем блоках 4 вычисляются значения норм в соответствии с выражениями (5) – (7). В блоке 5 по элементам окрестности вычисляются значения локальных дисперсий ²_S,²_SR,²_SG,²_SB полезного сигнала в соответствии с выражениями (10) – (13). Здесь ²_S – локальная дисперсия полезного сигнала для пространства RGB и ²_SR,²_SG,²_SB – локальные дисперсии полезного сигнала для каждой цветовой плоскости отдельно. Управляющий сигнал с блока 2 синхронизации разрешает запись значения дисперсии ²_N шумового сигнала из регистра 6 в блок 7 вычисления коэффициента . Под воздействием этого же управляющего сигнала значение локальной дисперсии ²_S полезного сигнала поступает с блока 5 в блок 7. Вычисление коэффициента в блоке 7 осуществляется по формуле (9). На первый, второй и третий блоки 8 вычисления оценок среднеквадратичной ошибки подается следующая информация: с первого, второго и третьего блоков 3 – значения компонентов векторов медианной и средней яркостей и значения яркости центрального элемента окрестности, с блока 7 – значения коэффициента и величин (1-),2 и (2-1), с блока 5 – значения локальных дисперсий ²_SR,²_SG,²_SB полезного сигнала. Работа блоков 8 начинается после подачи на них управляющего сигнала с блока 2 синхронизации. В процессе вычисления оценок _J среднеквадратичной ошибки в соответствии с выражениями (15), (16) в блоках 8 определяются значения величин X_LR², X_LG², X_LB² по формуле (17). В блок 9 нахождения максимальной оценки среднеквадратичной ошибки с первого, второго и третьего блоков 8 подаются шесть значений оценок _J среднеквадратичной ошибки. Работа блока 9 начинается под воздействием управляющего сигнала с блока 2 синхронизации. Определяемый в блоке 9 номер максимальной оценки _I среднеквадратичной ошибки используется в блоке 11 для вычисления коэффициента . В блок 11 поступает следующая информация: с первого, второго и третьего блоков 8 – значения величин X_LR², X_LG², X_LB² и дисперсий ²_NR,²_NG,²_NB шумового сигнала, с блока 7 – значение коэффициента , с блока 9 – номер максимальной оценки ₁ среднеквадратичной ошибки, с блока 5 – значения локальных дисперсий ²_SR,²_SG,²_SB полезного сигнала. В блоке 11 вычисляется значение коэффициента в соответствии с выражением (19) при подаче на него управляющего сигнала с блока 2 синхронизации. В блок 10 вычисления значений выражения фильтра поступает следующая информация: с блока 11 – значение коэффициента , с блока 7 – значение коэффициента и величины (1-), а также с первого, второго и третьего блоков 4 – значения норм (5) – (7). В блоке 10 осуществляется вычисление значений Y(k), где k – число элементов апертуры, в соответствии с выражением (8). В общем случае k = 9. Работа блока 10 начинается при подаче на него управляющего сигнала с блока 2 синхронизации. В блок 12 нахождения минимального значения выражения фильтра с блока 10 поступают значения Y(k). В блоке 12 определяется номер минимального значения выражения фильтра Y_MIN(k), по которому в блоке 13 выбираются значения яркости элемента апертуры. Значения яркости этого элемента поступают на группу выходов 22 устройства. Одновременно с подачей управляющего сигнала на блок 12 с блока 2 синхронизации этот же сигнал поступает на блок 1 управления устройством для формирования окрестности очередного элемента изображения и блок 13 для перезаписи в его регистр значений яркости элементов текущей апертуры.

Устройство обработки цветных изображений работает следующим образом.

Перед началом адаптивной гибридной фильтрации обрабатываемого изображения через установочный вход 14 кода маски (фиг. 2) на информационные входы регистра сдвига 30 и первого регистра 31 подается код маски. Если элемент изображения входит в окрестность текущего элемента изображения, то соответствующий ему разряд кода, записанного в первом регистре 31, равен “1”. В противном случае этот разряд кода маски равен “0”. Запись кода маски в регистр сдвига 30 и первый регистр 31 осуществляется при подаче на второй управляющий вход регистра сдвига 30 и управляющий вход первого регистра 31 сигнала с установочного входа 16 сигнала записи. С выхода первого регистра 31 код маски через группу выходов 41 блока 1 параллельно поступает на каждый из блоков 3. Через установочный вход 15 управления коммутаторами во второй регистр 34 осуществляется запись двоичного кода того номера информационных входов коммутаторов 55 первого – третьего блоков 3 (фиг. 3), на которые поступают значения компонентов вектора медианной яркости. Номер информационных входов коммутаторов 55 зависит от содержимого первого регистра 31. С выхода второго регистра 34 код номера информационных входов коммутаторов 55 первого – третьего блоков 3 через выход 43 блока 1 параллельно поступает на первый – третий блоки 3. Обрабатываемое изображение в процессе его строчного сканирования датчиком сигналов изображения 23, например цветной телевизионной камерой, поступает на информационный вход дискриминатора 24, преобразующего аналоговый сигнал в три цифровых сигнала, соответствующих значениям яркости элементов изображения в красной, зеленой и синей цветовых плоскостях пространства RGB. С первого, второго, третьего выходов дискриминатора 24 значения яркости элементов изображения поступают в цифровой форме на выходы 36, 37, 38 блока 1 соответственно. Тактовые импульсы с генератора импульсов 27 поступают на синхронизирующий вход датчика сигналов изображения 23, на управляющий вход дискриминатора 24, на входы первого 25 и второго 28 элементов задержки. Время задержки в первом элементе задержки 25 равно времени обработки данных в дискриминаторе 24. С выхода первого элемента задержки 25 тактовые импульсы поступают на выход 39 блока 1. Время задержки во втором элементе задержки 28 равно времени формирования первой окрестности в группах регистров сдвига 45 и группах элементов И 46 первого – третьего блоков 3 (фиг. 3). С выхода второго элемента задержки 28 тактовый импульс поступает на выход 42 блока 1 и на вход отключения генератора импульсов 27. Код маски поступает на информационный вход регистра сдвига 30, который преобразует параллельный код маски в последовательный. На первый управляющий вход регистра сдвига 30 поступают тактовые импульсы с генератора импульсов 27. С первого выхода регистра сдвига 30 на вход четвертого элемента задержки 32 поступает сигнал, свидетельствующий об окончании преобразования параллельного кода маски в последовательный. Время задержки в четвертом элементе задержки 32 равно времени подсчета числа единиц в коде маски счетчиком 33. С второго выхода регистра сдвига 30 на вход счетчика 33 поступает последовательный код маски. Сигналы с выходов четвертого элемента задержки 32 и счетчика 33 одновременно поступают на управляющий и информационный входы третьего регистра 35 соответственно. Данные о количестве единиц в коде маски с выхода третьего регистра 35 поступают на выход 44 блока 1.

При поступлении тактовых импульсов с входов 39 первого, второго и третьего блоков 3 (фиг. 3) на входы управления сдвигом групп регистров сдвига 45 первого – третьего блоков 3 в последних осуществляется последовательный сдвиг элементов изображения для формирования окрестности текущего элемента изображения размером 3х3 элементов (фиг. 13). Значения яркости элементов окрестности с выходов регистров сдвига групп регистров сдвига 45 первого – третьего блоков 3 параллельно поступают на вторые входы элементов И групп элементов И 46 первого – третьего блоков 3, на первые входы которых одновременно поступает код маски с групп входов 41 первого – третьего блоков 3. С выходов регистров сдвига групп регистров сдвига 45 значения яркости элементов окрестности также поступают на информационные входы вторых регистров 51 первого – третьего блоков 3. С выходов элементов И групп элементов И 46 значения яркости элементов апертуры параллельно поступают на входы блоков сортировки кодов 48, сумматоров 49 и первых регистров 50 первого – третьего блоков 3. Блоки сортировки кодов 48 осуществляют параллельно-последовательную сортировку значений яркости элементов апертуры. В результате их параллельной попарной перестановки на выходах блоков сортировки кодов 48 формируются отсортированные в порядке возрастания или убывания значения яркости элементов апертуры. С выходов блоков сортировки кодов 48 отсортированные значения яркости элементов апертуры поступают на соответствующие информационные входы коммутаторов 55 первого – третьего блоков 3, на первые управляющие входы которых через входы 43 первого – третьего блоков 3 поступает двоичный код номера информационного входа, а с входов 42 первого – третьего блоков 3 через первый элемент задержки 47 блока 2 на вторые управляющие входы подается сигнал, разрешающий их работу. С выхода первого элемента задержки 47 управляющий сигнал также поступает на вход третьего элемента задержки 54 блока 2 синхронизации. Время задержки в первом элементе задержки 47 равно времени работы блоков сортировки кодов 48 первого – третьего блоков 3.

Коммутаторы 55 и второй регистр 34 блока 1 (фиг. 2) используются для определения значений компонентов вектора медианной яркости, которые с выходов коммутаторов 55 первого – третьего блоков 3 записываются через информационные входы в четвертые регистры 58, на управляющие входы которых поступает сигнал разрешения записи с выхода третьего элемента задержки 54 блока 2. Время задержки в третьем элементе задержки 54 равно времени работы коммутаторов 55 первого – третьего блоков 3. Сумматоры 49 в первом – третьем блоках 3 осуществляют сложение значений яркости элементов апертуры. Работа сумматоров 49 начинается при подаче на их управляющие входы сигнала с входов 42 первого – третьего блоков 3. Значения сумм с выходов сумматоров 49 поступают на входы делимого блоков деления 56 первого – третьего блоков 3, на входы делителя которых подается значение количества элементов апертуры с входов 44 первого – третьего блоков 3. Работа блоков деления 56 начинается при подаче на их управляющие входы сигнала с входов 42 первого – третьего блоков 3 через второй элемент задержки 53 блока 2. Время задержки во втором элементе задержки 53 равно времени работы сумматоров 49 первого – третьего блоков 3. С выхода второго элемента задержки 53 управляющий сигнал поступает на вход четвертого элемента задержки 57 блока 2 синхронизации. Результаты деления, являющиеся значениями компонентов вектора средней яркости, с выходов блоков деления 56 записываются через информационные входы в пятые регистры 59 по сигналу, поступающему на их управляющие входы с выхода четвертого элемента задержки 57 блока 2. Время задержки в четвертом элементе задержки 57 равно времени работы блоков деления 56 первого – третьего блоков 3. С выхода четвертого элемента задержки 57 управляющий сигнал поступает на вход пятого элемента задержки 60 блока 2 синхронизации. В первые регистры 50 через информационные входы записываются значения яркости элементов апертуры. На управляющие входы первых регистров 50 с входов 42 первого – третьего блоков 3 подается сигнал разрешения записи. С выходов первых регистров 50 первого – третьего блоков 3 значения яркости элементов апертуры параллельно поступают на группы выходов 67 – 69 первого – третьего блоков 3 соответственно. В третьи регистры 52 первого – третьего блоков 3 через информационные входы записываются значения яркости центрального элемента окрестности. На управляющие входы третьих регистров 52 с входов 42 первого – третьего блоков 3 подается сигнал разрешения записи. С выходов третьих регистров 52 первого – третьего блоков 3 значения яркости центрального элемента окрестности поступают на выходы 73 – 75 первого – третьего блоков 3. С выходов четвертых 58 и пятых 59 регистров первого – третьего блоков 3 значения компонентов векторов медианной и средней яркостей соответственно поступают на выходы 61 – 63 и 64 – 66 первого – третьего блоков 3. Управляющий сигнал с выхода пятого элемента задержки 60 поступает на выход 76 блока 2 синхронизации. Время задержки в пятом элементе задержки 60 выбирается таким образом, чтобы управляющий сигнал с выхода 76 блока 2 поступал одновременно с информационными сигналами с выходов 61 – 63 и 64 – 66 первого – третьего блоков 3.

Управляющий сигнал с входа 76 блока 2 синхронизации (фиг. 4) поступает на вход шестого элемента задержки 77 и на первые входы элементов И первой группы элементов И 78 блока 2. На вторые входы элементов И первой группы элементов И 78 с группы входов 41 блока 2 поступает код маски. На выходах элементов И первой 78, второй 80, третьей 88, четвертой 90 групп элементов И блока 2 синхронизации формируются управляющие сигналы в соответствии с кодом маски. Управляющий сигнал с выхода шестого элемента задержки 77 блока 2 синхронизации поступает на вход седьмого элемента задержки 79 и на первые входы элементов И второй группы элементов И 80. На вторые входы элементов И второй группы элементов И 80 с группы входов 41 блока 2 поступает код маски. Управляющий сигнал с выхода седьмого элемента задержки 79 блока 2 синхронизации поступает на вход восьмого элемента задержки 87 и на первые входы элементов И третьей группы элементов И 88. На вторые входы элементов И третьей группы элементов И 88 с группы входов 41 блока 2 поступает код маски. Управляющий сигнал с выхода восьмого элемента задержки 87 блока 2 синхронизации поступает на первые входы элементов И четвертой группы элементов И 90. На вторые входы элементов И четвертой группы элементов И 90 с группы входов 41 блока 2 поступает код маски. На первые информационные входы блоков вычитания первой группы блоков вычитания 81 первого блока 4 с входа 61 поступает значение первого компонента вектора медианной яркости. На первые информационные входы блоков вычитания первой группы блоков вычитания 81 второго блока 4 с входа 64 поступает значение первого компонента вектора средней яркости. На первые информационные входы блоков вычитания первой группы блоков вычитания 81 третьего блока 4 с входа 73 поступает значение первого компонента центрального элемента окрестности. На первые информационные входы блоков вычитания второй группы блоков вычитания 82 первого блока 4 с входа 62 поступает значение второго компонента вектора медианной яркости. На первые информационные входы блоков вычитания второй группы блоков вычитания 82 второго блока 4 с входа 65 поступает значение второго компонента вектора средней яркости. На первые информационные входы блоков вычитания второй группы блоков вычитания 82 третьего блока 4 с входа 74 поступает значение второго компонента центрального элемента окрестности. На первые информационные входы блоков вычитания третьей группы блоков вычитания 83 первого блока 4 с входа 63 поступает значение третьего компонента вектора медианной яркости. На первые информационные входы блоков вычитания третьей группы блоков вычитания 83 второго блока 4 с входа 66 поступает значение третьего компонента вектора средней яркости. На первые информационные входы блоков вычитания третьей группы блоков вычитания 83 третьего блока 4 с входа 75 поступает значение третьего компонента центрального элемента окрестности. На вторые информационные входы блоков вычитания первой 81, второй 82, третьей 83 групп блоков вычитания первого – третьего блоков 4 с групп входов 67, 68, 69 соответственно параллельно поступают значения яркости элементов апертуры. Работа первой 81, второй 82, третьей 83 групп блоков вычитания начинается при подаче на их управляющие входы сигналов с выходов элементов И первой группы элементов И 78 блока 2 синхронизации. Время задержки в шестом элементе задержки 77 равно времени работы блоков вычитания первой 81, второй 82, третьей 83 групп блоков вычитания первого – третьего блоков 4. С выходов блоков вычитания первой 81, второй 82, третьей 83 групп блоков вычитания первого – третьего блоков 4 значения разностей S_R(i, j)-S_MR(u, v), S_G(i,j)-S_MG(u,v), S_B(i,j)-S_MB(u,v), S_R(i,j)-S_AR(u,v), S_G(i,j)-S_AG(u,v), S_B(i,j)-S_AB(u,v), S_R(i,j)-S_R(u,v), S_G(i, j)-S_G(u, v), S_B(i, j)-S_B(u,v) параллельно поступают на информационные входы квадраторов первой 84, второй 85, третьей 86 групп квадраторов первого – третьего блоков 4 соответственно. Работа первой 84, второй 85, третьей 86 групп квадраторов начинается при подаче на их управляющие входы сигналов с выходов элементов И второй группы элементов И 80 блока 2. Время задержки в седьмом элементе задержки 79 равно времени работы первой 84, второй 85, третьей 86 квадраторов групп квадраторов первого – третьего блоков 4. Выходы квадраторов первой 84, второй 85, третьей 86 групп квадраторов первого – третьего блоков 4 являются соответственно первыми, вторыми и третьими информационными входами сумматоров групп сумматоров 89 первого – третьего блоков 4. Работа сумматоров групп сумматоров 89 первого – третьего блоков 4 начинается при подаче на их управляющие входы сигналов с выходов элементов И третьей группы элементов И 88 блока 2. Время задержки в восьмом элементе задержки 87 равно времени работы сумматоров групп сумматоров 89 первого – третьего блоков 4. Значения норм (5) – (7) с выходов сумматоров групп сумматоров 89 первого – третьего блоков 4 параллельно поступают на информационные входы регистров групп регистров 91 первого – третьего блоков 4, с выходов которых: для первого блока 4 – на группу выходов 92, для второго блока 4 – на группу выходов 93 и для третьего блока 4 – на группу выходов 94. Запись в регистры групп регистров 91 осуществляется после подачи на их управляющие входы сигналов с выходов элементов И четвертой группы элементов И 90 блока 2 синхронизации.

Управляющий сигнал с входа 76 блока 2 (фиг. 5) поступает на управляющие входы блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания блока 5 и на вход девятого элемента задержки 95 блока 2 синхронизации. На первые информационные входы блоков вычитания первой группы блоков вычитания 96 с входа 64 поступает значение первого компонента вектора средней яркости. На первые информационные входы блоков вычитания второй группы блоков вычитания 97 с входа 65 поступает значение второго компонента вектора средней яркости. На первые информационные входы блоков вычитания третьей группы блоков вычитания 98 с входа 66 поступает значение третьего компонента вектора средней яркости. На вторые информационные входы блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания блока 5 с групп входов 70, 71, 72 соответственно параллельно поступают значения яркости элементов окрестности. Работа блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания начинается после подачи на их управляющие входы сигнала с входа 76 блока 2 синхронизации. Управляющий сигнал с выхода девятого элемента задержки 95 блока 2 поступает на вход десятого элемента задержки 99 блока 2. Время задержки в девятом элементе задержки 95 равно времени работы блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания блока 5. Значения разностей S_R(i,j)-S_AR(u,v), S_G(i,j)-S_AG(u,v), S_B(i,j)-S_AB(u, v) с выходов блоков вычитания первой 96, второй 97, третьей 98 групп блоков вычитания параллельно поступают на информационные входы квадраторов первой 100, второй 101, третьей 102 групп квадраторов. Работа первой 100, второй 101, третьей 102 групп квадраторов начинается при подаче на их управляющие входы сигнала с выхода девятого элемента задержки 95 блока 2. Выходы квадраторов первой 100, второй 101, третьей 102 групп квадраторов являются первыми, вторыми и третьими информационными входами сумматоров первой группы сумматоров 104, работа которых начинается при подаче на их управляющие входы сигнала с выхода десятого элемента задержки 99 блока 2. Время задержки в десятом элементе задержки 99 равно времени работы первой 100, второй 101, третьей 102 групп квадраторов блока 5. Управляющий сигнал с выхода десятого элемента задержки 99 поступает на вход одиннадцатого элемента задержки 103 блока 2 синхронизации. С выходов квадраторов первой 100, второй 101, третьей 102 групп квадраторов значения (S_R(i,j)-S_AR(u,v))², (S_G(i, j)-S_AG(u, v))², (S_B(i,j)-S_AB(u,v))² подаются на информационные входы сумматоров первой группы сумматоров 104, а на информационные входы первого, третьего и четвертого сумматоров второй группы сумматоров 106 с выходов квадраторов первой 100, второй 101, третьей 102 групп квадраторов значения (S_R(i,j)-S_AR(u,v))², (S_B(i,j)-S_AB(u,v))², (S_G(i,j)-S_AG(u,v))². Работа первой группы сумматоров 104 начинается под воздействием управляющего сигнала с выхода десятого элемента задержки 99 блока 2. Значения с выходов сумматоров первой группы сумматоров 104 поступают на информационные входы второго сумматора второй группы сумматоров 106. Работа второй группы сумматоров 106 начинается при подаче на их управляющие входы сигнала с выхода одиннадцатого элемента задержки 103 блока 2 синхронизации. Время задержки в одиннадцатом элементе задержки 103 равно времени работы первой группы сумматоров 104 блока 5. Управляющий сигнал с выхода одиннадцатого элемента задержки 103 поступает на вход двенадцатого элемента задержки 105 блока 2 синхронизации. С выходов первого, третьего и четвертого сумматоров второй группы сумматоров 106 значения сумм соответственно поступают на входы делимого первого, третьего и четвертого блоков деления группы блоков деления 108. С выхода второго сумматора второй группы сумматоров 106 значение суммы поступает на вход делимого второго блока деления группы блоков деления 108. На входы делителя блоков деления группы блоков деления 108 с входа 44 блока 5 подается число единиц в коде маски. Работа группы блоков деления 108 начинается при подаче на их управляющие входы сигнала с выхода двенадцатого элемента задержки 105 блока 2 синхронизации. Время задержки в двенадцатом элементе задержки 105 равно времени работы второй группы сумматоров 106 блока 5. Управляющий сигнал с выхода двенадцатого элемента задержки 105 поступает на вход тринадцатого элемента задержки 107 блока 2 синхронизации. Результаты деления, являющиеся дисперсиями ²_SR,²_S,²_SB,²_SG/ полезного сигнала в пределах окрестности текущего элемента изображения, с выходов блоков деления группы блоков деления 108 поступают на информационные входы регистров группы регистров 110, с выходов которых – на выходы 112, 113, 114, 115 блока 5. Запись в регистры осуществляется по управляющему сигналу с выхода тринадцатого элемента задержки 107 блока 2. Время задержки в тринадцатом элементе задержки 107 равно времени работы группы блоков деления 108 блока 5. Управляющий сигнал с выхода тринадцатого элемента задержки 107 поступает на вход четырнадцатого элемента задержки 109 блока 2 синхронизации, с выхода которого – на выход 111 блока 2. Время задержки в четырнадцатом элементе задержки 109 равно времени передачи информации с входов регистров группы регистров 110 на выходы 112 – 115 блока 5.

Управляющий сигнал с входа 111 блока 2 синхронизации (фиг. 6) поступает на управляющие входы блока деления 117 блока 7, компаратора 118 блока 7 и вход пятнадцатого элемента задержки 116 блока 2. На вход делителя блока деления 117 и первый информационный вход компаратора 118 с входа 113 блока 7 поступает значение локальной дисперсии ²_S полезного сигнала. На вход делимого блока деления 117 и второй информационный вход компаратора 118 с выхода регистра 6 поступает значение дисперсии ²_N шумового сигнала. В предлагаемом устройстве все компараторы имеют три выхода. При подаче на их информационные входы двух сравниваемых чисел и на управляющие входы сигнала разрешения операции сравнения на первый выход выдается меньшее из сравниваемых чисел, на второй – флаг операции сравнения и на третий – большее из сравниваемых чисел. Выходной сигнал, соответствующий флагу операции сравнения, имеет уровень логической единицы, если на первый информационный вход подано большее число, а на второй – меньшее. Во всех остальных случаях (большее число подается на второй информационный вход, а меньшее – на первый; оба входных числа равны между собой) выходной сигнал, соответствующий флагу операции сравнения, имеет уровень логического нуля. Результат деления ²_N/²_S с выхода блока деления 117 поступает на второй информационный вход первого блока вычитания 120, на первый информационный вход которого с первого установочного входа 131 поступает сигнал, соответствующий двоичному коду единицы. Сигналы, подаваемые на установочные входы внутри блоков предлагаемого устройства, поддерживаются на заданном уровне до конца его работы. Работа первого блока вычитания 120 начинается после подачи на его управляющий вход сигнала с выхода пятнадцатого элемента задержки 116 блока 2. Время задержки в пятнадцатом элементе задержки 116 равно времени работы блока деления 117 или компаратора 118. Управляющий сигнал с выхода пятнадцатого элемента задержки 116 поступает на вход шестнадцатого элемента задержки 119 блока 2 синхронизации. Сигнал, соответствующий флагу операции сравнения, с выхода компаратора 118 поступает на вход первого элемента задержки 121 блока 7, с выхода которого – на второй вход элемента И 122. На первый вход элемента И 122 с выхода первого блока вычитания 120 поступает значение разности 1-²_N/²_S. Время задержки в первом элементе задержки 121 блока 7 равно времени работы первого блока вычитания 120. С выхода элемента И 122 значение коэффициента поступает на второй информационный вход второго блока вычитания 124, на информационный вход первого регистра 125 и на первый информационный вход блока умножения 126. На первый информационный вход второго блока вычитания 124 с первого установочного входа 131 подается сигнал, соответствующий двоичному коду единицы. Во втором блоке вычитания 124 осуществляется вычисление значения разности 1-. На второй информационный вход блока умножения 126 с второго установочного входа 132 подается сигнал, соответствующий двоичному коду двойки. В блоке умножения 126 вычисляется произведение 2. Работа второго блока вычитания 124 и блока умножения 126, а также запись значения коэффициента в первый регистр 125 осуществляется под воздействием управляющего сигнала с выхода шестнадцатого элемента задержки 119 блока 2 синхронизации. Время задержки в шестнадцатом элементе задержки 119 равно времени работы первого блока вычитания 120 и элемента И 122. Управляющий сигнал с выхода шестнадцатого элемента задержки 119 поступает на вход семнадцатого элемента задержки 123 блока 2 синхронизации. С выхода второго блока вычитания 124 значение 1- поступает на информационный вход второго регистра 128, с выхода которого – на выход 134 блока 7. С выхода первого регистра 125 значение коэффициента поступает на выход 135 блока 7. С выхода блока умножения 126 значение произведения 2 подается на вход второго элемента задержки 129 блока 7 и на первый информационный вход третьего блока вычитания 130. С выхода второго элемента задержки 129 блока 7 значение 2 поступает на выход 136 блока 7. На второй информационный вход третьего блока вычитания 130 с первого установочного входа 131 подается сигнал, соответствующий двоичному коду единицы. В третьем блоке вычитания 130 вычисляется разность 2-1. Запись информации во второй регистр 128 и работа третьего блока вычитания 130 начинается при подаче на их управляющие входы сигнала с выхода семнадцатого элемента 123 задержки блока 2 синхронизации. Время задержки в семнадцатом элементе задержки 123 равно времени работы второго блока вычитания 124 или блока умножения 126. Управляющий сигнал с выхода семнадцатого элемента задержки 123 поступает на вход восемнадцатого элемента задержки 127 блока 2 синхронизации. Значение 2-1 с выхода 14 третьего блока вычитания 130 поступает на выход 137 блока 7. На выход 133 блока 2 поступает управляющий сигнал с выхода восемнадцатого элемента задержки 127, время задержки которого равно времени формирования информации на выходах 134, 136, 137 блока 7. Время задержки во втором элементе задержки 129 блока 7 равно времени задержки в восемнадцатом элементе задержки 127 блока 2 синхронизации.

В первых регистрах 138 первого, второго и третьего блоков 8 (фиг. 7) соответственно хранятся значения дисперсий ²_NR,²_NG,²_NB шумового сигнала, записанные с установочных входов 18, 19, 20 по управляющему сигналу с установочного входа 16 сигнала записи. С выходов первых регистров 138 первого – третьего блоков 8 значения дисперсий ²_NR,²_NG,²_NB поступают соответственно на выходы 169, 170, 171 первого, второго, третьего блоков 8. Работа первого – пятого блоков умножения 140 – 144 начинается при подаче на их управляющие входы сигнала с входа 133 блока 2, который также подается на вход девятнадцатого элемента задержки 139 блока 2. На первый информационный вход первого блока умножения 140 первого блока 8 с входа 64 подается значение первого компонента вектора средней яркости. На первый информационный вход первого блока умножения 140 второго блока 8 с входа 65 подается значение второго компонента вектора средней яркости. На первый информационный вход первого блока умножения 140 третьего блока 8 с входа 66 подается значение третьего компонента вектора средней яркости. На вторые информационные входы первых блоков умножения 140 первого – третьего блоков 8 подается значение разности 1- с входов 134 первого – третьего блоков 8. На второй информационный вход второго блока умножения 141 с входа 73 первого блока 8 подается значение первого компонента центрального элемента окрестности. На второй информационный вход второго блока умножения 141 с входа 74 второго блока 8 подается значение второго компонента центрального элемента окрестности. На второй информационный вход второго блока умножения 141 с входа 75 третьего блока 8 подается значение третьего компонента центрального элемента окрестности. На первые информационные входы вторых блоков умножения 141 первого – третьего блоков 8 подается значение коэффициента с входов 135 первого – третьего блоков 8. На первые информационные входы третьих блоков умножения 142 первого – третьего блоков 8 с входов 137 первого – третьего блоков 8 подается значение разности 2-1. На вторые информационные входы третьих блоков умножения 142 и третьих блоков вычитания 149 первого – третьего блоков 8 с выходов первых регистров 138 первого – третьего блоков 8 подаются значения дисперсий ²_NR,²_NG,²_NB шумового сигнала. На первые информационные входы четвертых блоков умножения 143 первого – третьего блоков 8 с входов 136 первого – третьего блоков 8 подается значение произведения 2. На вторые информационные входы четвертых 143 и пятых 144 блоков умножения первого – третьего блоков 8 с входов 112, 115, 114 первого, второго, третьего блоков 8 подаются значения локальных дисперсий ²_SR,²_SG,²_SB полезного сигнала. С второго установочного входа 132 сигнал, соответствующий двоичному коду двойки, подается на первые информационные входы пятых блоков умножения 144 первого – третьего блоков 8. С выходов первых блоков умножения 140 первого – третьего блоков 8 значения произведений (1-)S_AR(u,v),(1-)S_AG(u,v),(1-)S_AB(u,v) подаются на входы первых элементов задержки 146 первого – третьего блоков 8. С выходов вторых блоков умножения 141 первого – третьего блоков 8 значения произведений S_R(u,v),S_G(u,v),S_B(u,v) подаются на первые информационные входы первых блоков вычитания 147 первого – третьего блоков 8, на вторые информационные входы которых с входов 61 – 63 первого – третьего блоков 8 подаются значения компонентов вектора медианной яркости. С выходов третьих блоков умножения 142 первого – третьего блоков 8 значения произведений (2-1)²_NR,(2-1)²_NG,(2-1)²_NB подаются на первые информационные входы вторых блоков вычитания 148 первого – третьего блоков 8, на вторые информационные входы которых с выходов четвертых блоков умножения 143 первого – третьего блоков 8 подаются значения произведений 2²_SR,2²_SG,2²_SB. С выходов пятых блоков умножения 144 первого – третьего блоков 8 значения произведений 2²_SR,2²_SG,2²_SB подаются на первые информационные входы третьих блоков вычитания 149 первого – третьего блоков 8. Работа первых – третьих блоков вычитания 147 – 149 первого – третьего блоков 8 начинается при подаче на их управляющие входы сигнала с выхода девятнадцатого элемента задержки 139 блока 2. Время задержки в девятнадцатом элементе задержки 139 равно времени работы первого – пятого блоков умножения 140 – 144 первого – третьего блоков 8. Управляющий сигнал с выхода девятнадцатого элемента задержки 139 поступает на вход двадцатого элемента задержки 145 блока 2 синхронизации. С выходов первых элементов задержки 146 первого – третьего блоков 8 значения (1-)S_AR(u,v),(1-)S_AG(u,v),(1-)S_AB(u,v) подаются на первые информационные входы первых сумматоров 151 первого – третьего блоков 8, на вторые информационные входы которых с выходов первых блоков вычитания 147 первого – третьего блоков 8 подаются значения Работа первых сумматоров 151 первого – третьего блоков 8 начинается при подаче на их управляющие входы сигнала с выхода двадцатого элемента задержки 145 блока 2. Время задержки в двадцатом элементе задержки 145 блока 2 и первых элементах задержки 146 первого – третьего блоков 8 равно времени работы первых блоков вычитания 147 первого – третьего блоков 8. С выхода двадцатого элемента задержки 145 блока 2 управляющий сигнал подается на вход двадцать первого элемента задержки 150 блока 2. С выходов вторых блоков вычитания 148 первого – третьего блоков 8 значения подаются на входы вторых элементов задержки 152 первого – третьего блоков 8, с выходов которых – на вторые информационные входы вторых сумматоров 158 первого – третьего блоков 8. С выходов третьих блоков вычитания 149 первого – третьего блоков 8 значения 2²_SR–²_NR,2²_SG–²_NG,2²_SB–²_NB подаются на входы третьих элементов задержки 153 первого – третьего блоков 8. С выходов первых сумматоров 151 первого – третьего блоков 8 значения поступают на информационные входы квадраторов 155 первого – третьего блоков 8, с выходов которых значения X_LR², X_LG², X_LB², вычисляемые по формуле (17), подаются на информационные входы вторых регистров 157 первого – третьего блоков 8 и первые информационные входы вторых сумматоров 158 первого – третьего блоков 8. Работа квадраторов 155 первого – третьего блоков 8 начинается при подаче на их управляющие входы сигнала с выхода двадцать первого элемента задержки 150 блока 2. Время задержки в двадцать первом элементе задержки 150 блока 2 равно времени работы первых сумматоров 151 первого – третьего блоков 8. С выхода двадцать первого элемента задержки 150 блока 2 управляющий сигнал подается на вход двадцать второго элемента задержки 154 блока 2. Время задержки во вторых элементах задержки 152 первого – третьего блоков 8 равно времени работы первых сумматоров 151 и квадраторов 155 первого – третьего блоков 8. Работа вторых сумматоров 158 первого – третьего блоков 8 и запись во вторые регистры 157 первого – третьего блоков 8 начинается при подаче на их управляющие входы сигнала с выхода двадцать второго элемента задержки 154 блока 2. Время задержки в двадцать втором элементе задержки 154 блока 2 равно времени работы квадраторов 155 первого – третьего блоков 8. С выхода двадцать второго элемента задержки 154 блока 2 управляющий сигнал подается на вход двадцать третьего элемента задержки 156 блока 2. С выходов вторых регистров 157 первого – третьего блоков 8 значения X_LR², X_LG², X_LB² подаются на выходы 160 – 162 первого – третьего блоков 8. С выходов вторых сумматоров 158 и третьих элементов задержки 153 первого – третьего блоков 8 значения оценок ₁,…,_6/ среднеквадратичной ошибки поступают соответственно на выходы 163 – 168 первого – третьего блоков 8. Время задержки в двадцать третьем элементе задержки 156 блока 2 равно времени работы вторых сумматоров 158 первого – третьего блоков 8. С выхода двадцать третьего элемента задержки 156 блока 2 управляющий сигнал подается на выход 159 блока 2. Время задержки в третьих элементах задержки 153 первого – третьего блоков 8 равно времени работы первых 151, вторых 158 сумматоров и квадраторов 155 первого – третьего блоков 8.

На первый информационный вход первого компаратора группы компараторов 173 (фиг. 8) с входа 163 блока 9 поступает значение оценки ₁ среднеквадратичной ошибки. На вторые информационные входы компараторов группы компараторов 173 с входов 164 – 168 блока 9 поступают значения оценок ₂,…,₆ соответственно. Вторые выходы компараторов группы компараторов 173 соединены с вторыми информационными входами блоков памяти группы блоков памяти 175. Третьи выходы первого – четвертого компараторов группы компараторов 173 соединены с первыми информационными входами второго – пятого компараторов группы компараторов 173 соответственно. Блоки памяти группы блоков памяти 175 содержат две ячейки для хранения двоичных кодов десятичных чисел. Первая и вторая ячейки первого блока памяти группы блоков памяти 175 используются для хранения двоичных кодов единицы и двойки соответственно. Во вторых ячейках остальных блоков памяти записаны двоичные коды, соответствующие увеличенному на единицу порядковому номеру блока памяти в группе блоков памяти 175. На выходе первого блока памяти группы блоков памяти 175 формируется двоичный код единицы в том случае, если на втором выходе первого компаратора группы компараторов 173 флаг операции сравнения имеет уровень логической единицы, в противном случае на выходе первого блока памяти группы блоков памяти 175 формируется двоичный код двойки. С выхода первого блока памяти группы блоков памяти 175 информация через первый информационный вход второго блока памяти группы блоков памяти 175 записывается в первую ячейку этого блока. Во второй ячейке этого блока записан двоичный код тройки. На выход второго блока памяти группы блоков памяти 175 будет выдана информация из первой ячейки памяти, если на втором выходе второго компаратора группы компараторов 173 флаг операции сравнения имеет уровень логической единицы, в противном случае на выход второго блока памяти группы блоков памяти 175 будет выдана информация из второй ячейки памяти. Аналогично работают остальные блоки памяти группы памяти 175. Таким образом, на выходе блоков памяти формируется информация о порядковом номере максимального значения оценок ₂,…,₆ среднеквадратичной ошибки. Эта информация с выхода пятого блока памяти группы блоков памяти 175 поступает на выход 178 блока 9. Работа первого компаратора группы компараторов 173 начинается при подаче на его управляющий вход сигнала разрешения операции сравнения с входа 159 блока 2. Этот же сигнал подается на вход двадцать четвертого элемента задержки 172 блока 2. Работа первого блока памяти группы блоков памяти 175 и второго компаратора группы компараторов 173 начинается при подаче на их управляющие входы сигнала разрешения работы с выхода двадцать четвертого элемента задержки 172 блока 2. Время задержки в двадцать четвертом элементе задержки 172 равно времени работы первого компаратора группы компараторов 173. Работа второго блока памяти группы блоков памяти 175 и третьего компаратора группы компараторов 173 начинается при подаче на их управляющие входы сигнала разрешения работы с выхода первого элемента задержки первой группы последовательно соединенных элементов задержки 174 блока 2. Время задержки в элементах задержки первой группы элементов задержки 174 равно времени работы первого – четвертого блоков памяти группы блоков памяти 175 или второго – пятого компараторов группы компараторов 173 соответственно. Сигнал с четвертого элемента задержки первой группы элементов задержки 174 поступает на управляющий вход пятого блока памяти группы блоков памяти 175 и двадцать пятый элемент задержки 176 блока 2. Время задержки в двадцать пятом элементе задержки 176 равно времени работы пятого блока памяти группы блоков памяти 175. С выхода двадцать пятого элемента задержки 176 управляющий сигнал поступает на выход 177 блока 2 синхронизации.

На первый информационный вход сумматора 180 блока 11 (фиг. 9) с первого установочного входа 131 поступает сигнал, соответствующий двоичному коду единицы. На второй информационный вход сумматора 180 и первый информационный вход второго блока умножения 187 с входа 135 блока 11 подается значение коэффициента . В сумматоре 180 осуществляется вычисление выражения 1+. На первый, второй, третий информационные входы первого коммутатора 181 с входов 160, 161, 162 блока 11 подаются значения X_LR², X_LG², X_LB². На первый, второй, третий информационные входы второго коммутатора 182 с входов 112, 115, 114 блока 11 подаются значения локальных дисперсий ²_SR,²_SG,²_SB полезного сигнала. На первый, второй, третий информационные входы третьего коммутатора 183 с входов 169, 170, 171 блока 11 подаются значения дисперсий ²_NR,²_NG,²_NB шумового сигнала. Выбор номеров информационные входов первого – третьего коммутаторов 181 – 183 осуществляется по двоичному коду порядкового номера максимальной оценки ₁ среднеквадратичной ошибки, подаваемому с входа 178 блока 11. Сумматор 180 и первый – третий коммутаторы 181 – 183 начинают свою работу после подачи на их управляющие входы сигнала с входа 177 блока 2 синхронизации, который также поступает на вход двадцать шестого элемента задержки 179 блока 2. На первый информационный вход первого блока умножения 186 с выхода сумматора 180 поступает значение 1+. На второй информационный вход первого блока умножения 186 с выхода второго коммутатора 182 подается то значение локальных дисперсий ²_SR,²_SG,²_SB полезного сигнала, для которого оценка _J среднеквадратичной ошибки является максимальной. В первом блоке умножения 186 осуществляется вычисление выражения (1+)²_SR или (1+)²_SG или (1+)²_SB. На второй информационный вход второго блока умножения 187 с выхода третьего коммутатора 183 подается то значение дисперсий ²_NR,²_NG,²_NB шумового сигнала, для которого оценка _J среднеквадратичной ошибки является максимальной. Во втором блоке умножения 187 осуществляется вычисление выражения ²_NR или ²_NG или ²_NB. Работа первого 186 и второго 187 блоков умножения начинается после подачи на их управляющие входы сигнала с выхода двадцать шестого элемента задержки 179 блока 2 синхронизации. Время задержки в двадцать шестом элементе задержки 179 блока 2 равно времени работы сумматора 180 или первого – третьего коммутаторов 181 – 183. С выхода первого коммутатора 181 на вход элемента задержки 185 блока 11 подается то из значений X_LR², X_LG², X_LB², для которого оценка ₁ среднеквадратичной ошибки является максимальной. Управляющий сигнал с выхода двадцать шестого элемента задержки 179 блока 2 подается на вход двадцать седьмого элемента задержки 184 блока 2. На первый информационный вход блока вычитания 189 с выхода первого блока умножения 186 поступает значение (1+)²_SR или (1+)²_SG или (1+)²_SB. На второй информационный вход блока вычитания 189 с выхода второго блока умножения 187 поступает значение ²_NR или ²_NG или ²_NB. Блок вычитания 189 осуществляет вычисление выражения (1+)²_SR–²_NR или (1+)²_SG–²_NG или (1+)²_SB–²_NB. Работа блока вычитания 189 начинается после подачи на его управляющий вход сигнала с выхода двадцать седьмого элемента задержки 184 блока 2 синхронизации. Время задержки в двадцать седьмом элементе задержки 184 блока 2 синхронизации определяется временем работы первого 186 и второго 187 блоков умножения. Управляющий сигнал с выхода двадцать седьмого элемента задержки 184 блока 2 подается на вход двадцать восьмого элемента задержки 188 блока 2. С выхода элемента задержки 185 блока 11 на вход делимого блока деления 191 подается то из значений X_LR², X_LG², X_LB², для которого оценка ₁ среднеквадратичной ошибки является максимальной. На вход делителя блока деления 191 с выхода блока вычитания 189 подается значение (1+)²_SR–²_NR или (1+)²_SG–²_NG или (1+)²_SB–²_NB. Блок деления 191 осуществляет вычисление выражения по формуле (18). Работа блока деления 191 начинается при подаче на его управляющий вход сигнала с выхода двадцать восьмого элемента задержки 188 блока 2 синхронизации. Время задержки в двадцать восьмом элементе задержки 188 блока 2 равно времени работы блока вычитания 189 блока 11, а время задержки в элементе задержки 185 блока 11 равно суммарному времени задержки в двадцать седьмом 184 и двадцать восьмом 188 элементах задержки блока 2 синхронизации. Управляющий сигнал с выхода двадцать восьмого элемента задержки 188 подается на вход двадцать девятого элемента задержки 190 блока 2. На первый информационный вход первого компаратора 193 с третьего установочного входа 195 подается сигнал, соответствующий двоичному коду нуля. На второй информационный вход первого компаратора 193 с выхода блока деления 191 поступает значение . Работа первого компаратора 193 начинается при подаче на его управляющий вход сигнала с выхода двадцать девятого элемента задержки 190 блока 2 синхронизации. Время задержки в двадцать девятом элементе задержки 190 равно времени работы блока деления 191. Управляющий сигнал с выхода двадцать девятого элемента задержки 190 подается на вход первого элемента задержки второй группы элементов задержки 192 блока 2. На первый информационный вход второго компаратора 194 с первого установочного входа 131 подается сигнал, соответствующий двоичному коду единицы. На второй информационный вход второго компаратора 194 подается большее из сравниваемых в первом компараторе 193 чисел. Работа второго компаратора 194 начинается при подаче на его управляющий вход сигнала с выхода первого элемента задержки второй группы элементов задержки 192 блока 2 синхронизации. Время задержки в первом элементе задержки второй группы элементов задержки 192 блока 2 равно времени работы первого компаратора 193 блока 11. Время задержки во втором элементе задержки второй группы элементов задержки 192 блока 2 равно времени работы второго компаратора 194 блока 11. Первый 193 и второй 194 компараторы осуществляют вычисление коэффициента в соответствии с формулой (19). Значение коэффициента с первого выхода второго компаратора 194 поступает на выход 197 блока 11. Управляющий сигнал с выхода первого элемента задержки второй группы элементов задержки 192 поступает на вход второго элемента задержки второй группы элементов задержки 192, с выхода которого – на выход 196 блока 2 синхронизации.

Управляющий сигнал с входа 196 блока 2 синхронизации (фиг. 10) поступает на вход тридцатого элемента задержки 199 блока 2, управляющий вход блока вычитания 200 и управляющие входы первого 201 и второго 202 блоков умножения блока 10. Управляющий сигнал с выхода тридцатого элемента задержки 199 блока 2 синхронизации подается на вход тридцать первого элемента задержки 203 и на первые входы элементов И пятой группы элементов И 204. На вторые входы элементов И пятой группы элементов И 204 с группы входов 41 блока 2 поступает код маски. На выходах элементов И пятой 204, шестой 209, седьмой 213 групп элементов И блока 2 синхронизации формируются управляющие сигналы в соответствии с кодом маски. Управляющий сигнал с выхода тридцать первого элемента задержки 203 блока 2 синхронизации поступает на вход тридцать второго элемента задержки 208 и на первые входы элементов И шестой группы элементов И 209 блока 2 синхронизации. На вторые входы элементов И шестой группы элементов И 209 с группы входов 41 блока 2 поступает код маски. Управляющий сигнал с выхода тридцать второго элемента задержки 208 блока 2 синхронизации поступает на вход тридцать третьего элемента задержки 212 и на первые входы элементов И седьмой группы элементов И 213 блока 2 синхронизации, с выходов которых – на входы элементов развязки группы элементов развязки 215 блока 2 синхронизации. Управляющий сигнал с выхода тридцать третьего элемента задержки 212 поступает на выход 217 блока 2 синхронизации. На вторые входы элементов И седьмой группы элементов И 213 с группы входов 41 блока 2 поступает код маски. На первый информационный вход блока вычитания 200 с первого установочного входа 131 подается сигнал, соответствующий двоичному коду единицы. На вторые информационные входы блока вычитания 200 и первого 201 и второго 202 блоков умножения с входа 197 блока 10 подается значение коэффициента . На первый информационный вход первого блока умножения 201 с входа 134 блока 10 подается значение 1-. На первый информационный вход второго блока умножения 202 с входа 135 блока 10 подается значение коэффициента . Блок вычитания 200 вычисляет значение разности 1- Первый блок умножения 201 вычисляет произведение (1-). Второй блок умножения 202 вычисляет произведение . Работа блока вычитания 200 и первого 201 и второго 202 блоков умножения начинается при подаче на их управляющие входы сигнала с входа 196 блока 2 синхронизации. На первые информационные входы блоков умножения первой группы блоков умножения 205 с выхода блока вычитания 200 подается значение разности 1-. На вторые информационные входы блоков умножения первой группы блоков умножения 205 с группы входов 92 блока 10 подаются значения нормы Блоки умножения первой группы блоков умножения 205 вычисляют значения произведений На первые информационные входы блоков умножения второй группы блоков умножения 206 с выхода первого блока умножения 201 подается значение произведения (1-). На вторые информационные входы блоков умножения второй группы блоков умножения 206 с группы входов 93 блока 10 подаются значения нормы Блоки умножения второй группы блоков умножения 206 вычисляют значения произведений На первые информационные входы блоков умножения третьей группы блоков умножения 207 с выхода второго блока умножения 202 подается значение произведения . На вторые информационные входы блоков умножения третьей группы блоков умножения 207 с группы входов 94 блока 10 подаются значения нормы Блоки умножения третьей группы блоков умножения 207 вычисляют значения произведений Работа блоков умножения первой – третьей групп блоков умножения 205 – 207 начинается при подаче на их управляющие входы сигналов с выходов элементов И пятой группы элементов И 204 блока 2 синхронизации. Время задержки в тридцатом элементе задержки 199 равно времени работы блока вычитания 200 или первого 201 или второго 202 блоков умножения. Выходы блоков умножения первой – третьей групп блоков умножения 205 – 207 являются первыми, вторыми, третьими информационными входами сумматоров группы сумматоров 211 соответственно, работа которых начинается под воздействием управляющего сигнала, поступающего на их управляющие входы с выходов элементов И шестой группы элементов И 209 блока 2 синхронизации. Время задержки в тридцать первом элементе задержки 203 равно времени работы блоков умножения первой 205 или второй 206 или третьей 207 групп блоков умножения. В сумматорах группы сумматоров 211 вычисляются значения выражения фильтра Y(k). С выходов сумматоров группы сумматоров 211 значения Y(k) поступают на входы элементов развязки третьей группы элементов развязки 214, с выходов которых – на информационные входы регистров группы регистров 216. Запись в регистры группы регистров 216 значений Y(k) начинается при подаче на их управляющие входы сигналов с выходов элементов развязки группы элементов развязки 215 блока 2 синхронизации. Время задержки в тридцать втором элементе задержки 208 блока 2 равно времени работы сумматоров группы сумматоров 211 блока 10. С выходов регистров группы регистров 216 значения Y(k) подаются на соответствующие выходы группы выходов 218 блока 10. Время задержки в тридцать третьем элементе задержки 212 равно времени передачи информации с входов регистров группы регистров 216 на их выходы. Число, превышающее максимальное значение компонентов элемента изображения на единицу, с установочного входа 21 блока 10 параллельно поступает на входы элементов развязки второй группы элементов развязки 210, с выходов которых указанное число поступает на входы регистров группы регистров 216 и на выходы элементов развязки третьей группы элементов развязки 214, которые служат для исключения прохождения информационного сигнала на выходы сумматоров группы сумматоров 211. Элементы развязки второй группы элементов развязки 210 служат для исключения взаимного влияния значений сумм с выходов сумматоров группы сумматоров 211 по линиям прохождения информационного сигнала с установочного входа 21. Запись числа с установочного входа 21 в регистры группы регистров 216 происходит при подаче управляющего сигнала на установочный вход 16 сигнала записи. Этот управляющий сигнал параллельно поступает на входы элементов развязки первой группы элементов развязки 198, с выходов которых указанный сигнал поступает на входы регистров группы регистров 216 и на выходы элементов развязки группы элементов развязки 215 блока 2 синхронизации, которые служат для исключения прохождения информационного сигнала на входы элементов И седьмой группы элементов И 213. Элементы развязки первой группы элементов развязки 198 служат для исключения взаимного влияния управляющих сигналов с выходов элементов И седьмой группы элементов И 213 по линиям прохождения управляющего сигнала с установочного входа 16 сигнала записи.

На первый информационный вход первого компаратора группы компараторов 220 (фиг. 11) с первого входа группы входов 218 блока 12 поступает значение Y(1). На второй информационный вход первого компаратора группы компараторов 220 с второго входа группы входов 218 блока 12 поступает значение Y(2). На вторые информационные входы компараторов группы компараторов 220 с третьего – девятого входов группы входов 218 блока 12 поступают значения Y(3),…, Y(9) соответственно. Вторые выходы компараторов группы компараторов 220 соединены с вторыми информационными входами блоков памяти группы блоков памяти 222. Первые выходы первого – седьмого компараторов группы компараторов 220 соединены с первыми информационными входами второго – восьмого компараторов группы компараторов 220 соответственно. Блоки памяти группы блоков памяти 222 содержат две ячейки для хранения двоичных кодов десятичных чисел. Первая и вторая ячейки первого блока памяти группы блоков памяти 222 используются для хранения двоичных кодов единицы и двойки соответственно. Во вторых ячейках остальных блоков памяти записаны двоичные коды, соответствующие увеличенному на единицу порядковому номеру блока памяти в группе блоков памяти 222. На выходе первого блока памяти группы блоков памяти 222 формируется двоичный код двойки в том случае, если на втором выходе первого компаратора группы компараторов 220 флаг операции сравнения имеет уровень логической единицы, в противном случае на выходе первого блока памяти группы блоков памяти 222 формируется двоичный код единицы. С выхода первого блока памяти группы блоков памяти 222 информация поступает на первый информационный вход второго блока памяти группы блоков памяти 222, после чего происходит ее запись в первую ячейку этого блока. Во второй ячейке этого блока записан двоичный код тройки. На выход второго блока памяти группы блоков памяти 222 будет выдана информация из первой ячейки памяти, если на втором выходе второго компаратора группы компараторов 220 флаг операции сравнения имеет уровень логического нуля, в противном случае на выход второго блока памяти группы блоков памяти 222 будет выдана информация из второй ячейки памяти. Аналогично работают остальные блоки памяти группы блоков памяти 222. Таким образом, на выходе блоков памяти формируется информация о порядковом номере минимального из значений Y(1), . ..,Y(9). Эта информация с выхода восьмого блока памяти группы блоков памяти 222 поступает на выход 225 блока 12. Работа первого компаратора группы компараторов 220 начинается при подаче на его управляющий вход сигнала разрешения операции сравнения с входа 217 блока 2. Этот же сигнал подается на вход тридцать четвертого элемента задержки 219 блока 2. Работа первого блока памяти группы блоков памяти 222 и второго компаратора группы компараторов 220 начинается при подаче на их управляющие входы сигнала разрешения работы с выхода тридцать четвертого элемента задержки 219 блока 2. Время задержки в тридцать четвертом элементе задержки 219 равно времени работы первого компаратора группы компараторов 220. Управляющий сигнал с выхода тридцать четвертого элемента задержки 219 поступает на вход первого элемента задержки третьей группы последовательно соединенных элементов задержки 221 блока 2. Управляющий сигнал с выхода первого элемента задержки третьей группы элементов задержки 221 поступает на вход второго элемента задержки третьей группы элементов задержки 221 блока 2. Работа второго блока памяти группы блоков памяти 222 и третьего компаратора группы компараторов 220 начинается при подаче на их управляющие входы сигнала разрешения работы с выхода первого элемента задержки третьей группы элементов задержки 221 блока 2. Время задержки в элементах задержки третьей группы элементов задержки 221 равно времени работы первого – седьмого блоков памяти группы блоков памяти 222 или второго – восьмого компараторов группы компараторов 220 блока 12 соответственно. Сигнал с седьмого элемента задержки третьей группы элементов задержки 221 поступает на управляющий вход восьмого блока памяти группы блоков памяти 222 блока 12 и тридцать пятый элемент задержки 223 блока 2. Время задержки в тридцать пятом элементе задержки 223 блока 2 равно времени работы восьмого блока памяти группы блоков памяти 222 блока 12. С выхода тридцать пятого элемента задержки 223 управляющий сигнал поступает на выходы 224 и 40 блока 2 синхронизации. Последний является входом 40 блока 1 (фиг. 2). Управляющий сигнал, поступающий на вход 40 блока 1, служит для формирования очередной окрестности и начала следующего этапа работы устройства обработки цветных изображений. Указанный сигнал с входа 40 блока 1 поступает на входы третьего элемента задержки 29 и второго элемента развязки 26 блока 1.

С выхода второго элемента развязки 26 блока 1 управляющий сигнал поступает на синхронизирующий вход датчика сигналов изображения 23 и управляющий вход дискриминатора 24, разрешая формирование на выходах 36 – 38 сигналов яркости следующего элемента изображения, а также на входы первого элемента развязки 26, который блокирует дальнейшее прохождение этого сигнала, и второго элемента задержки 28. Время задержки в третьем элементе задержки 29 равно времени формирования второй и каждой из последующих окрестностей в регистрах сдвига групп регистров сдвига 45 и элементах И групп элементов И 46 первого – третьего блоков 3 (фиг. 3). С выхода третьего элемента задержки 29 блока 1 сигнал поступает на третий элемент развязки 26, который служит для исключения прохождения управляющего сигнала с генератора импульсов 27 через второй элемент задержки 28 на выход третьего элемента задержки 29. С выхода третьего элемента развязки 26 сигнал поступает на выход 42 блока 1 и выход четвертого элемента развязки 26, блокируя его дальнейшее прохождение.

Значения яркости элементов апертуры через группы входов 67 – 69 блока 13 поступают на соответствующие информационные входы первого 226, второго 227, третьего 228 регистров (фиг. 12). Запись в первый – третий регистры 226 – 228 осуществляется при подаче на их управляющие входы сигнала с входа 217 блока 13. С выходов первого – третьего регистров 226 – 228 значения яркости элементов апертуры поступают на информационные входы первого – третьего коммутаторов 229 – 231 соответственно. Первый – третий регистры 226 – 228 введены с целью сохранения значений яркости текущей апертуры, так как после формирования окрестности очередного элемента изображения значения яркости элементов текущей апертуры в первых регистрах 50 первого – третьего блоков 3 (фиг. 3) заменяются на новые. Через вход 225 блока 13 осуществляется запись двоичного кода номера информационных входов первого – третьего коммутаторов 229 – 231. При подаче управляющего сигнала с входа 224 блока 13 на управляющие входы первого – третьего коммутаторов 229 -231 на выходах последних формируются значения яркости одного из элементов текущей апертуры, поступающие на соответствующие выходы группы выходов 22 устройства.

Библиографический список

2. Алексеев А.С., Пяткин В.П., Дементьев В.Н. и др. Автоматизированная обработка изображений природных комплексов Сибири. – Новосибирск: Наука, 1988.

5. Astola J., Haavisto P., and Neuvo Y. Detail Preserving Monochrome and Color Image Enhancement Algorithms / From Pixels to Features: Proc. Workshop, Bonas, 22 – 27 Aug., 1988, p. 3 – 14.

6. Садыков С.С. Цифровая обработка и анализ изображений. – Ташкент: НПО “Кибернетика” АН РУз., 1994, 193 с.

9. Колмогоров А.Н., Фомин С.В. Элементы теории функций и функционального анализа. – М.: Наука, 1981, 544 с.

Формула изобретения

Устройство обработки цветных изображений, содержащее блок управления устройством, включающий датчик сигналов изображения, дискриминатор, первый, второй, третий, четвертый элементы задержки, первый, второй, третий, четвертый элементы развязки, генератор импульсов, регистр сдвига, первый, второй, третий регистры, счетчик, при этом выход генератора импульсов подключен к входу второго элемента задержки, первому управляющему входу регистра сдвига и входу первого элемента развязки, выход которого подключен к синхронизирующему входу датчика сигналов изображения, управляющему входу дискриминатора, выходу второго элемента развязки и входу первого элемента задержки, при этом выход датчика сигналов изображения подключен к информационному входу дискриминатора, а выход второго элемента задержки подключен к входу четвертого элемента развязки и входу отключения генератора импульсов, при этом второй управляющий вход регистра сдвига и управляющие входы первого и второго регистров подключены к установочному входу сигнала записи, а информационные входы регистра сдвига и первого регистра подключены к установочному входу кода маски, при этом первый выход регистра сдвига является входом четвертого элемента задержки, а второй выход регистра сдвига является входом счетчика, при этом выходы четвертого элемента задержки
и счетчика подключены к управляющему и информационному входам третьего регистра соответственно, первый, второй и третий блоки формирования окрестности и апертуры, каждый из которых включает группу регистров сдвига, группу элементов И, блок сортировки кодов, сумматор, коммутатор, блок деления, первый, второй, третий, четвертый и пятый регистры, при этом информационный вход первого регистра сдвига последовательно соединенных регистров сдвига группы регистров сдвига первого блока формирования окрестности и апертуры подключен к первому выходу дискриминатора блока управления устройством, информационный вход первого регистра сдвига последовательно соединенных регистров сдвига группы регистров сдвига второго блока формирования окрестности и апертуры подключен к второму выходу дискриминатора блока управления устройством, информационный вход первого регистра сдвига последовательно соединенных регистров сдвига группы регистров сдвига третьего блока формирования окрестности и апертуры подключен к третьему выходу дискриминатора блока управления устройством, а управляющие входы регистров сдвига групп регистров сдвига первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу первого элемента задержки блока управления устройством, при этом выходы регистров сдвига группы регистров сдвига первого блока формирования окрестности и апертуры являются вторыми входами элементов И группы элементов И и информационными входами
второго регистра первого блока формирования окрестности и апертуры, выходы регистров сдвига группы регистров сдвига второго блока формирования окрестности и апертуры являются вторыми входами элементов И группы элементов И и информационными входами второго регистра второго блока формирования окрестности и апертуры, выходы регистров сдвига группы регистров сдвига третьего блока формирования окрестности и апертуры являются вторыми входами элементов И группы элементов И и информационными входами второго регистра третьего блока формирования окрестности и апертуры, при этом первые входы элементов И группы элементов И первого, второго, третьего блоков формирования окрестности и апертуры подключены к группе выходов первого регистра блока управления устройством, а выходы элементов И группы элементов И первого блока формирования окрестности и апертуры подключены к входам блока сортировки кодов и информационным входам сумматора и первого регистра первого блока формирования окрестности и апертуры, выходы элементов И группы элементов И второго блока формирования окрестности и апертуры подключены к входам блока сортировки кодов и информационным входам сумматора и первого регистра второго блока формирования окрестности и апертуры, выходы элементов И группы элементов И третьего блока формирования окрестности и апертуры подключены к входам блока сортировки кодов и информационным входам сумматора и первого регистра третьего блока формирования окрестности и апертуры, кроме того, выходы регистров сдвига групп регистров сдвига первого, второго, третьего блоков формирования окрестности и апертуры, в которые поступают
значения яркости центрального элемента окрестности, являются информационными входами третьих регистров первого, второго, третьего блоков формирования окрестности и апертуры соответственно, при этом управляющие входы сумматоров, первых, вторых, третьих регистров первого, второго, третьего блоков формирования окрестности и апертуры, а также входы первого и второго элементов задержки блока синхронизации подключены к выходам третьего и четвертого элементов развязки блока управления устройством, при этом выходы блока сортировки кодов первого блока формирования окрестности и апертуры подключены к информационным входам коммутатора первого блока формирования окрестности и апертуры, выходы блока сортировки кодов второго блока формирования окрестности и апертуры подключены к информационным входам коммутатора второго блока формирования окрестности и апертуры, выходы блока сортировки кодов третьего блока формирования окрестности и апертуры подключены к информационным входам коммутатора третьего блока формирования окрестности и апертуры, при этом первые управляющие входы коммутаторов первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу второго регистра блока управления устройством, информация в который записывается через установочный вход управления коммутаторами, а вторые управляющие входы коммутаторов первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу первого элемента задержки блока синхронизации, который также является входом третьего элемента задержки блока синхронизации, при этом выход сумматора первого блока формирования окрестности и апертуры подключен к входу делимого блока деления
первого блока формирования окрестности и апертуры, выход сумматора второго блока формирования окрестности и апертуры подключен к входу делимого блока деления второго блока формирования окрестности и апертуры, выход сумматора третьего блока формирования окрестности и апертуры подключен к входу делимого блока деления третьего блока формирования окрестности и апертуры, при этом входы делителя блоков деления первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу третьего регистра блока управления устройством, а их управляющие входы подключены к выходу второго элемента задержки блока синхронизации, который также является входом четвертого элемента задержки блока синхронизации, при этом выход коммутатора первого блока формирования окрестности и апертуры подключен к информационному входу четвертого регистра первого блока формирования окрестности и апертуры, выход коммутатора второго блока формирования окрестности и апертуры подключен к информационному входу четвертого регистра второго блока формирования окрестности и апертуры, выход коммутатора третьего блока формирования окрестности и апертуры подключен к информационному входу четвертого регистра третьего блока формирования окрестности и апертуры, при этом управляющие входы четвертых регистров первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу третьего элемента задержки блока синхронизации, кроме того, выход блока деления первого блока формирования окрестности и апертуры подключен к информационному входу пятого регистра первого блока формирования окрестности и апертуры, выход блока деления второго блока формирования окрестности и апертуры
подключен к информационному входу пятого регистра второго блока формирования окрестности и апертуры, выход блока деления третьего блока формирования окрестности и апертуры подключен к информационному входу пятого регистра третьего блока формирования окрестности и апертуры, а управляющие входы пятых регистров первого, второго, третьего блоков формирования окрестности и апертуры подключены к выходу четвертого элемента задержки блока синхронизации, который также является входом пятого элемента задержки блока синхронизации, первый, второй, третий блоки вычисления норм, каждый из которых включает первую, вторую, третью группы блоков вычитания, первую, вторую, третью группы квадраторов, группу сумматоров и группу регистров, при этом первые информационные входы блоков вычитания первой группы блоков вычитания первого блока вычисления норм подключены к выходу четвертого регистра первого блока формирования окрестности и апертуры, первые информационные входы блоков вычитания первой группы блоков вычитания второго блока вычисления норм подключены к выходу пятого регистра первого блока формирования окрестности и апертуры, первые информационные входы блоков вычитания первой группы блоков вычитания третьего блока вычисления норм подключены к выходу третьего регистра первого блока формирования окрестности и апертуры, а вторые информационные входы блоков вычитания первой группы блоков вычитания первого, второго, третьего блоков вычисления норм подключены к группе выходов первого регистра первого блока формирования окрестности и апертуры, первые информационные входы блоков вычитания второй группы блоков вычитания первого блока вычисления норм подключены к выходу четвертого регистра второго блока формирования окрестности и апертуры, первые информационные входы блоков вычитания второй группы блоков
вычитания второго блока вычисления норм подключены к выходу пятого регистра второго блока формирования окрестности и апертуры, первые информационные входы блоков вычитания второй группы блоков вычитания третьего блока вычисления норм подключены к выходу третьего регистра второго блока формирования окрестности и апертуры, а вторые информационные входы блоков вычитания второй группы блоков вычитания первого, второго, третьего блоков вычисления норм подключены к группе выходов первого регистра второго блока формирования окрестности и апертуры, первые информационные входы блоков вычитания третьей группы блоков вычитания первого блока вычисления норм подключены к выходу четвертого регистра третьего блока формирования окрестности и апертуры, первые информационные входы блоков вычитания третьей группы блоков вычитания второго блока вычисления норм подключены к выходу пятого регистра третьего блока формирования окрестности и апертуры, первые информационные входы блоков вычитания третьей группы блоков вычитания третьего блока вычисления норм подключены к выходу третьего регистра третьего блока формирования окрестности и апертуры, а вторые информационные входы блоков вычитания третьей группы блоков вычитания первого, второго, третьего блоков вычисления норм подключены к группе выходов первого регистра третьего блока формирования окрестности и апертуры, при этом управляющие входы блоков вычитания первой, второй, третьей групп блоков вычитания первого, второго, третьего блоков вычисления норм подключены к выходам элементов И первой группы элементов И блока синхронизации, первые входы которых подключены к выходу пятого элемента задержки блока синхронизации, который также является входом шестого элемента задержки блока синхронизации, а их
вторые входы подключены к группе выходов первого регистра блока управления устройством, выходы блоков вычитания первой, второй, третьей групп блоков вычитания первого блока вычисления норм подключены к информационным входам квадраторов первой, второй, третьей групп квадраторов первого блока вычисления норм соответственно, выходы блоков вычитания первой, второй, третьей групп блоков вычитания второго блока вычисления норм подключены к информационным входам квадраторов первой, второй, третьей групп квадраторов второго блока вычисления норм соответственно, выходы блоков вычитания первой, второй, третьей групп блоков вычитания третьего блока вычисления норм подключены к информационным входам квадраторов первой, второй, третьей групп квадраторов третьего блока вычисления норм соответственно, а управляющие входы квадраторов первой, второй, третьей групп квадраторов первого, второго, третьего блоков вычисления норм подключены к выходам элементов И второй группы элементов И блока синхронизации, первые входы которых подключены к выходу шестого элемента задержки блока синхронизации, который также является входом седьмого элемента задержки блока синхронизации, а их вторые входы подключены к группе выходов первого регистра блока управления устройством, выходы квадраторов первой группы квадраторов первого блока вычисления норм подключены к первым информационным входам сумматоров группы сумматоров первого блока вычисления норм, выходы квадраторов первой группы квадраторов второго блока вычисления норм подключены к первым информационным входам сумматоров группы сумматоров второго блока вычисления норм, выходы квадраторов первой группы квадраторов третьего блока вычисления норм подключены к первым
информационным входам сумматоров группы сумматоров третьего блока вычисления норм, выходы квадраторов второй группы квадраторов первого блока вычисления норм подключены к вторым информационным входам сумматоров группы сумматоров первого блока вычисления норм, выходы квадраторов второй группы квадраторов второго блока вычисления норм подключены к вторым информационным входам сумматоров группы сумматоров второго блока вычисления норм, выходы квадраторов второй группы квадраторов третьего блока вычисления норм подключены к вторым информационным входам сумматоров группы сумматоров третьего блока вычисления норм, выходы квадраторов третьей группы квадраторов первого блока вычисления норм подключены к третьим информационным входам сумматоров группы сумматоров первого блока вычисления норм, выходы квадраторов третьей группы квадраторов второго блока вычисления норм подключены к третьим информационным входам сумматоров группы сумматоров второго блока вычисления норм, выходы квадраторов третьей группы квадраторов третьего блока вычисления норм подключены к третьим информационным входам сумматоров группы сумматоров третьего блока вычисления норм, а управляющие входы сумматоров групп сумматоров первого, второго, третьего блоков вычисления норм подключены к выходам элементов И третьей группы элементов И блока синхронизации, первые входы которых подключены к выходу седьмого элемента задержки блока синхронизации, который также является входом восьмого элемента задержки блока синхронизации, а их вторые входы подключены к группе выходов первого регистра блока управления устройством, при этом выходы сумматоров группы сумматоров первого блока вычисления норм подключены к информационным входам соответствующих регистров группы регистров
первого блока вычисления норм, выходы сумматоров группы сумматоров второго блока вычисления норм подключены к информационным входам соответствующих регистров группы регистров второго блока вычисления норм, выходы сумматоров группы сумматоров третьего блока вычисления норм подключены к информационным входам соответствующих регистров группы регистров третьего блока вычисления норм, а управляющие входы регистров групп регистров первого, второго, третьего блоков вычисления норм подключены к выходам элементов И четвертой группы элементов И блока синхронизации, первые входы которых подключены к выходу восьмого элемента задержки блока синхронизации, а вторые входы подключены к группе выходов первого регистра блока управления устройством, блок вычисления локальных дисперсий полезного сигнала, включающий первую, вторую, третью группы блоков вычитания, первую, вторую, третью группы квадраторов, первую, вторую группы сумматоров, группу блоков деления, группу регистров, при этом первые информационные входы блоков вычитания первой группы блоков вычитания подключены к выходу пятого регистра первого блока формирования окрестности и апертуры, первые информационные входы блоков вычитания второй группы блоков вычитания подключены к выходу пятого регистра второго блока формирования окрестности и апертуры, первые информационные входы блоков вычитания третьей группы блоков вычитания подключены к выходу пятого регистра третьего блока формирования окрестности и апертуры, вторые информационные входы блоков вычитания первой, второй, третьей групп блоков вычитания подключены к группам выходов вторых регистров первого, второго, третьего блоков формирования окрестности и апертуры соответственно, а управляющие входы блоков вычитания первой, второй, третьей групп блоков вычитания подключены к выходу пятого элемента задержки блока синхронизации, который также является входом девятого
элемента задержки блока синхронизации, при этом выходы блоков вычитания первой, второй, третьей групп блоков вычитания подключены к информационным входам квадраторов первой, второй, третьей групп квадраторов соответственно, а их управляющие входы подключены к выходу девятого элемента задержки блока синхронизации, который также является входом десятого элемента задержки блока синхронизации, при этом выходы квадраторов первой группы квадраторов подключены к первым информационным входам сумматоров первой группы сумматоров и информационным входам первого сумматора второй группы сумматоров, выходы квадраторов второй группы квадраторов подключены к вторым информационным входам сумматоров первой группы сумматоров и информационным входам четвертого сумматора второй группы сумматоров, выходы квадраторов третьей группы квадраторов подключены к третьим информационным входам сумматоров первой группы сумматоров и информационным входам третьего сумматора второй группы сумматоров, а управляющие входы сумматоров первой группы сумматоров подключены к выходу десятого элемента задержки блока синхронизации, который также является входом одиннадцатого элемента задержки блока синхронизации, при этом выходы сумматоров первой группы сумматоров подключены к информационным входам второго сумматора второй группы сумматоров, управляющие входы которых подключены к выходу одиннадцатого элемента задержки блока синхронизации, который также является входом двенадцатого элемента задержки блока синхронизации, а выходы сумматоров второй группы сумматоров подключены к входам делимого блоков деления группы блоков деления, входы делителя которых подключены к выходу третьего регистра блока управления устройством, а их управляющие входы подключены к выходу двенадцатого элемента задержки блока синхронизации, который также является входом
тринадцатого элемента задержки блока синхронизации, при этом выходы блоков деления группы блоков деления подключены к информационным входам регистров группы регистров, управляющие входы которых подключены к выходу тринадцатого элемента задержки блока синхронизации, который также является входом четырнадцатого элемента задержки блока синхронизации, блок вычисления коэффициента , включающий блок деления, компаратор, первый, второй, третий блоки вычитания, первый, второй элементы задержки, элемент И, первый, второй регистры, блок умножения, при этом вход делимого блока деления подключен к выходу регистра устройства обработки цветных изображений, к которому также подключен второй информационный вход компаратора, первый информационный вход которого и вход делителя блока деления подключены к выходу второго регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, при этом управляющий вход регистра устройства обработки цветных изображений подключен к установочному входу сигнала записи, а его информационный вход подключен к установочному входу дисперсии ²_N, при этом управляющие входы блока деления и компаратора подключены к выходу четырнадцатого элемента задержки блока синхронизации, который также является входом пятнадцатого элемента задержки блока синхронизации, выход блока деления подключен к второму информационному входу первого блока вычитания, второй выход компаратора подключен к входу первого элемента задержки, выход которого является вторым входом элемента И, первый вход которого подключен к выходу первого блока вычитания, первый информационный вход которого подключен к первому установочному входу, а его управляющий вход подключен к выходу пятнадцатого элемента
задержки блока синхронизации, который также является входом шестнадцатого элемента задержки блока синхронизации, при этом выход элемента И является вторым информационным входом второго блока вычитания, первым информационным входом блока умножения и информационным входом первого регистра, управляющие входы которых подключены к выходу шестнадцатого элемента задержки блока синхронизации, который также является входом семнадцатого элемента задержки блока синхронизации, при этом первый информационный вход второго блока вычитания и второй информационный вход третьего блока вычитания подключены к первому установочному входу, при этом второй информационный вход блока умножения подключен к второму установочному входу, выход второго блока вычитания является информационным входом второго регистра, а выход блока умножения является входом второго элемента задержки и первым информационным входом третьего блока вычитания, управляющий вход которого, а также управляющий вход второго регистра подключены к выходу семнадцатого элемента задержки блока синхронизации, который также является входом восемнадцатого элемента задержки блока синхронизации, первый, второй, третий блоки вычисления оценок среднеквадратичной ошибки, каждый из которых включает первый, второй регистры, первый – пятый блоки умножения, первый – третий элементы задержки, первый – третий блоки вычитания, первый, второй сумматоры, квадратор, при этом управляющий вход первого регистра подключен к установочному входу сигнала записи, информационный вход первого регистра первого блока вычисления оценок среднеквадратичной ошибки подключен к установочному входу дисперсии ²_NR, информационный вход первого регистра второго блока вычисления оценок
среднеквадратичной ошибки подключен к установочному входу дисперсии ²_NG, информационный вход первого регистра третьего блока вычисления оценок среднеквадратичной ошибки подключен к установочному входу дисперсии ²_NB, при этом первый информационный вход первого блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу пятого регистра первого блока формирования окрестности и апертуры, первый информационный вход первого блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу пятого регистра второго блока формирования окрестности и апертуры, первый информационный вход первого блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу пятого регистра третьего блока формирования окрестности и апертуры, а вторые информационные входы первых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу второго регистра блока вычисления коэффициента , первые информационные входы вторых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу первого регистра блока вычисления коэффициента , при этом второй информационный вход второго блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра первого блока формирования окрестности и апертуры, второй информационный вход второго блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра второго блока формирования окрестности и апертуры, второй информационный вход
второго блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра третьего блока формирования окрестности и апертуры, первые информационные входы третьих блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу третьего блока вычитания блока вычисления коэффициента , при этом второй информационный вход третьего блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра первого блока вычисления оценок среднеквадратичной ошибки, второй информационный вход третьего блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра второго блока вычисления оценок среднеквадратичной ошибки, второй информационный вход третьего блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра третьего блока вычисления оценок среднеквадратичной ошибки, первые информационные входы четвертых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу второго элемента задержки блока вычисления коэффициента , при этом второй информационный вход четвертого блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, второй информационный вход четвертого блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу четвертого регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, второй информационный вход четвертого блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра группы регистров блока вычисления локальных
дисперсий полезного сигнала, первые информационные входы пятых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к второму установочному входу, при этом второй информационный вход пятого блока умножения первого блока вычисления оценок среднеквадратичной ошибки подключен к выходу первого регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, второй информационный вход пятого блока умножения второго блока вычисления оценок среднеквадратичной ошибки подключен к выходу четвертого регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, второй информационный вход пятого блока умножения третьего блока вычисления оценок среднеквадратичной ошибки подключен к выходу третьего регистра группы регистров блока вычисления локальных дисперсий полезного сигнала, а управляющие входы первого, второго, третьего, четвертого, пятого блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу восемнадцатого элемента задержки блока синхронизации, который также является входом девятнадцатого элемента задержки блока синхронизации, при этом выходы первых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к входам первых элементов задержки первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, выходы вторых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к первым информационным входам первых блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, а их вторые информационные входы подключены к выходам четвертых регистров первого, второго, третьего блоков формирования окрестности и апертуры соответственно, выходы третьих и четвертых
блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки являются соответственно первыми и вторыми информационными входами вторых блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, выходы пятых блоков умножения первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к первым информационным входам третьих блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, а их вторые информационные входы подключены соответственно к выходам первых регистров первого, второго, третьего блоков вычисления оценки среднеквадратичной ошибки, при этом управляющие входы первых, вторых, третьих блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу девятнадцатого элемента задержки блока синхронизации, который также является входом двадцатого элемента задержки блока синхронизации, при этом выходы первых элементов задержки и первых блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки являются соответственно первыми и вторыми информационными входами первых сумматоров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, выходы вторых и третьих блоков вычитания первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки являются соответственно входами вторых и третьих элементов задержки первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, при этом управляющие входы первых сумматоров первого, второго, третьего блоков вычисления оценок
среднеквадратичной ошибки подключены к выходу двадцатого элемента задержки блока синхронизации, который также является входом двадцать первого элемента задержки блока синхронизации, выходы первых сумматоров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к информационным входам квадраторов первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, а их выходы являются информационными входами вторых регистров и первыми информационными входами вторых сумматоров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, при этом вторые информационные входы вторых сумматоров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходам вторых элементов задержки первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки соответственно, а управляющие входы квадраторов первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки подключены к выходу двадцать первого элемента задержки блока синхронизации, который также является входом двадцать второго элемента задержки блока синхронизации, а управляющие входы вторых регистров и вторых сумматоров подключены к выходу двадцать второго элемента задержки блока синхронизации, который также является входом двадцать третьего элемента задержки блока синхронизации, блок нахождения максимальной оценки среднеквадратичной ошибки, включающий группу компараторов и группу блоков памяти, причем
первые и вторые информационные входы первого компаратора группы компараторов подключены соответственно к выходам вторых сумматоров первого и второго блоков вычисления оценок среднеквадратичной ошибки, а вторые информационные входы второго, третьего, четвертого, пятого компараторов группы компараторов подключены соответственно к выходу второго сумматора третьего блока вычисления оценок среднеквадратичной ошибки и выходам третьих элементов задержки первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, вторые выходы первого, второго, третьего, четвертого, пятого компараторов группы компараторов подключены соответственно к вторым информационным входам первого, второго, третьего, четвертого, пятого блоков памяти группы блоков памяти, а третьи выходы первого, второго, третьего, четвертого компараторов группы компараторов подключены соответственно к первым информационным входам второго, третьего, четвертого, пятого компараторов группы компараторов, при этом выходы первого, второго, третьего, четвертого блоков памяти группы блоков памяти подключены соответственно к первым информационным входам второго, третьего, четвертого, пятого блоков памяти группы блоков памяти, при этом управляющий вход первого компаратора группы компараторов подключен к выходу двадцать третьего элемента задержки блока синхронизации, который является также входом двадцать четвертого элемента задержки блока синхронизации, управляющие входы второго компаратора группы компараторов и первого блока памяти группы блоков памяти подключены к
выходу двадцать четвертого элемента задержки блока синхронизации, который является также входом первого элемента задержки первой группы последовательно соединенных элементов задержки блока синхронизации, а управляющие входы второго блока памяти группы блоков памяти и третьего компаратора группы компараторов подключены к выходу первого элемента задержки первой группы элементов задержки блока синхронизации, управляющие входы третьего блока памяти группы блоков памяти и четвертого компаратора группы компараторов подключены к выходу второго элемента задержки первой группы элементов задержки блока синхронизации, управляющие входы четвертого блока памяти группы блоков памяти и пятого компаратора группы компараторов подключены к выходу третьего элемента задержки первой группы элементов задержки блока синхронизации, управляющий вход пятого блока памяти группы блоков памяти подключен к выходу четвертого элемента задержки первой группы элементов задержки блока синхронизации, который также является входом двадцать пятого элемента задержки блока синхронизации, блок вычисления коэффициента , включающий сумматор, первый, второй, третий коммутаторы, элемент задержки, первый, второй, блоки умножения, блок вычитания, блок деления, первый, второй компараторы, при этом первый информационный вход сумматора подключен к первому установочному входу, а его второй информационный вход подключен к выходу первого регистра блока вычисления коэффициента , первый, второй, третий информационные входы первого коммутатора подключены соответственно к выходам вторых регистров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, первый, второй, третий информационные входы второго коммутатора подключены соответственно к
выходам первого, четвертого, третьего регистров группы регистров блока вычисления локальных дисперсий полезного сигнала, первый, второй, третий информационные входы третьего коммутатора подключены соответственно к выходам первых регистров первого, второго, третьего блоков вычисления оценок среднеквадратичной ошибки, при этом первые управляющие входы первого, второго, третьего коммутаторов подключены к выходу пятого блока памяти группы блоков памяти блока нахождения максимальной оценки среднеквадратичной ошибки, а их вторые управляющие входы, а также управляющий вход сумматора подключены к выходу двадцать пятого элемента задержки блока синхронизации, который также является входом двадцать шестого элемента задержки блока синхронизации, при этом выход сумматора является первым информационным входом первого блока умножения, вторым информационным входом которого является выход второго коммутатора, выход первого коммутатора является входом элемента задержки, выход третьего коммутатора является вторым информационным входом второго блока умножения, первый информационный вход которого подключен к выходу первого регистра блока вычисления коэффициента , при этом управляющие входы первого и второго блоков умножения подключены к выходу двадцать шестого элемента задержки блока синхронизации, который также является входом двадцать седьмого элемента задержки блока синхронизации, выходы первого и второго блоков умножения являются соответственно первым и вторым информационными входами блока вычитания, управляющий вход которого подключен к выходу двадцать седьмого элемента задержки блока синхронизации, который также является входом двадцать восьмого элемента задержки блока синхронизации, при этом выход блока вычитания является входом делителя блока деления, при этом вход делимого подключен к выходу элемента задержки, а его управляющий вход подключен к выходу двадцать восьмого элемента задержки блока синхронизации, который также является входом
двадцать девятого элемента задержки блока синхронизации, выход блока деления подключен к второму информационному входу первого компаратора, первый информационный вход которого подключен к третьему установочному входу, а его управляющий вход подключен к выходу двадцать девятого элемента задержки блока синхронизации, который является также входом первого элемента задержки второй группы последовательно соединенных элементов задержки блока синхронизации, третий выход первого компаратора является вторым информационным входом второго компаратора, первый информационный вход которого подключен к первому установочному входу, а его управляющий вход подключен к выходу первого элемента задержки второй группы элементов задержки блока синхронизации, блок вычисления значений выражения фильтра, включающий блок вычитания, первый, второй блоки умножения, первую, вторую, третью группы блоков умножения, группу сумматоров, первую, вторую, третью группы элементов развязки, группу регистров, при этом первый информационный вход блока вычитания подключен к первому установочному входу, первые информационные входы первого и второго блоков умножения подключены соответственно к выходам второго и первого регистров блока вычисления коэффициента , а их вторые информационные входы и второй информационный вход блока вычитания подключены к первому выходу второго компаратора блока вычисления коэффициента , при этом управляющие входы блока вычитания, первого и второго блоков умножения подключены к выходу второго элемента задержки второй группы элементов
задержки блока синхронизации, который также является входом тридцатого элемента задержки блока синхронизации, при этом первые информационные входы блоков умножения первой группы блоков умножения подключены к выходу блока вычитания, а их вторые информационные входы подключены к выходам регистров группы регистров первого блока вычисления норм, первые информационные входы блоков умножения второй группы блоков умножения подключены к выходу первого блока умножения, а их вторые информационные входы подключены к выходам регистров группы регистров второго блока вычисления норм, первые информационные входы блоков умножения третьей группы блоков умножения подключены к выходу второго блока умножения, а их вторые информационные входы подключены к выходам регистров группы регистров третьего блока вычисления норм, при этом управляющие входы блоков умножения первой, второй, третьей групп блоков умножения подключены к выходам элементов И пятой группы элементов И блока синхронизации, первые входы которых подключены к выходу тридцатого элемента задержки блока синхронизации, который является также входом тридцать первого элемента задержки блока синхронизации, а их вторые входы подключены к группе выходов первого регистра блока управления устройством, при этом первые информационные входы сумматоров группы сумматоров подключены к выходам блоков умножения первой группы блоков умножения, вторые информационные входы сумматоров группы сумматоров подключены к выходам блоков умножения второй группы блоков умножения, третьи информационные входы сумматоров группы сумматоров подключены к выходам блоков умножения третьей группы блоков умножения, а их управляющие входы подключены к выходам элементов И шестой группы элементов И блока синхронизации, первые входы которых подключены к выходу тридцать первого элемента задержки
блока синхронизации, который является также входом тридцать второго элемента задержки блока синхронизации, а их вторые входы подключены к группе выходов первого регистра блока управления устройством, при этом входы элементов развязки третьей группы элементов развязки подключены к выходам сумматоров группы сумматоров, а информационные входы регистров группы регистров подключены к выходам элементов развязки второй и третьей групп элементов развязки, при этом входы элементов развязки второй группы элементов развязки подключены к установочному входу числа для нулевых элементов кода маски, при этом управляющие входы регистров группы регистров подключены к выходам элементов развязки первой группы элементов развязки и выходам элементов развязки группы элементов развязки блока синхронизации, входы которых подключены к выходам элементов И седьмой группы элементов И блока синхронизации, первые входы которых подключены к выходу тридцать второго элемента задержки блока синхронизации, который является также входом тридцать третьего элемента задержки блока синхронизации, а вторые входы элементов И седьмой группы элементов И подключены к группе выходов первого регистра блока управления устройством, при этом входы элементов развязки первой группы элементов развязки подключены к установочному входу сигнала записи, блок нахождения минимального значения выражения фильтра, включающий группу компараторов и группу блоков памяти, причем первый и второй информационные входы первого компаратора группы компараторов подключены соответственно к выходам первого и второго регистров группы регистров блока вычисления значений
выражения фильтра, а вторые информационные входы второго – восьмого компараторов группы компараторов подключены соответственно к выходам третьего – девятого регистров группы регистров блока вычисления значений выражения фильтра, при этом вторые выходы первого – восьмого компараторов группы компараторов подключены соответственно к вторым информационным входам первого – восьмого блоков памяти группы блоков памяти, а первые выходы первого – седьмого компараторов группы компараторов подключены соответственно к первым информационным входам второго – восьмого компараторов группы компараторов, при этом выходы первого – седьмого блоков памяти группы блоков памяти подключены соответственно к первым информационным входам второго – восьмого блоков памяти группы блоков памяти, при этом управляющий вход первого компаратора группы компараторов подключен к выходу тридцать третьего элемента задержки блока синхронизации, который является также входом тридцать четвертого элемента задержки блока синхронизации, управляющие входы второго компаратора группы компараторов и первого блока памяти группы блоков памяти подключены к выходу тридцать четвертого элемента задержки блока синхронизации, который является также входом первого элемента задержки третьей группы последовательно соединенных элементов задержки блока синхронизации, а управляющие входы второго блока памяти группы блоков памяти и третьего компаратора группы компараторов подключены к выходу первого элемента задержки третьей группы элементов
задержки блока синхронизации, управляющие входы третьего блока памяти группы блоков памяти и четвертого компаратора группы компараторов подключены к выходу второго элемента задержки третьей группы элементов задержки блока синхронизации, управляющие входы четвертого блока памяти группы блоков памяти и пятого компаратора группы компараторов подключены к выходу третьего элемента задержки третьей группы элементов задержки блока синхронизации, управляющие входы пятого блока памяти группы блоков памяти и шестого компаратора группы компараторов подключены к выходу четвертого элемента задержки третьей группы элементов задержки блока синхронизации, управляющие входы шестого блока памяти группы блоков памяти и седьмого компаратора группы компараторов подключены к выходу пятого элемента задержки третьей группы элементов задержки блока синхронизации, управляющие входы седьмого блока памяти группы блоков памяти и восьмого компаратора группы компараторов подключены к выходу шестого элемента задержки третьей группы элементов задержки блока синхронизации, управляющий вход восьмого блока памяти группы блоков памяти подключен к выходу седьмого элемента задержки третьей группы элементов задержки блока синхронизации, который является входом тридцать пятого элемента задержки блока синхронизации, при этом выход тридцать пятого элемента задержки подключен к входам второго элемента развязки и третьего
элемента задержки блока управления устройством, выход которого является входом третьего элемента развязки блока управления устройством, выходной блок устройства, который содержит первый, второй, третий регистры и первый, второй, третий коммутаторы, при этом информационные входы первого регистра подключены к выходам первого регистра первого блока формирования окрестности и апертуры, информационные входы второго регистра подключены к выходам первого регистра второго блока формирования окрестности и апертуры, информационные входы третьего регистра подключены к выходам первого регистра третьего блока формирования окрестности и апертуры, а управляющие входы первого, второго, третьего регистров подключены к выходу тридцать третьего элемента задержки блока синхронизации, информационные входы первого, второго, третьего коммутаторов подключены к выходам первого, второго, третьего регистров соответственно, первые управляющие входы первого, второго, третьего коммутаторов подключены к выходу тридцать пятого элемента задержки блока синхронизации, а их вторые управляющие входы подключены к выходу восьмого блока памяти группы блоков памяти блока нахождения минимального значения выражения фильтра, при этом выходы первого, второго, третьего коммутаторов образуют группу выходов устройства.

РИСУНКИ

MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Дата прекращения действия патента: 22.09.2001

Номер и год публикации бюллетеня: 12-2003

Извещение опубликовано: 27.04.2003