Патент на изобретение №2310976

(54) ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С РАСШИРЕННЫМ ДИНАМИЧЕСКИМ ДИАПАЗОНОМ ДЛЯ ДИФФЕРЕНЦИАЛЬНЫХ И СИНФАЗНЫХ СИГНАЛОВ

(57) Реферат:

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов с широким динамическим диапазоном. Технический результат заключается в расширении диапазона активной работы для дифференциального и синфазного сигналов. Дифференциальный усилитель содержит первый 1 и второй (2) входные транзисторы (Т), эмиттеры которых соединены с эмиттерами первого (3) и второго (4) выходных Т противоположного типа проводимости, первый (5) и второй (6) вспомогательные Т, тип проводимости которых совпадает с типом проводимости выходных Т (3 и 4), причем база Т (5) соединена с базой Т (6), эмиттер соединен с шиной питания (7), а коллектор подключен к базам Т (3, 4) и источникам опорного тока (8). В схему введен третий вспомогательный Т (9), первый (10) и второй (11) дополнительные резисторы, а также цепь установления статического режима (12), выход которой (13) соединен с базами Т (5 и 6), причем эмиттер Т (6) соединен с коллектором Т (2) и через второй дополнительный резистор (11) соединен с шиной питания (7), а эмиттер Т (9) соединен с коллектором Т (1) и через первый дополнительный резистор (10) связан с шиной источника питания (7). 4 з.п. ф-лы, 8 ил.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов с широким динамическим диапазоном в структуре аналоговых микросхем различного функционального назначения (например, быстродействующих операционных усилителях (ОУ)).

Известны схемы дифференциальных усилителей (ДУ) на n-p-n и p-n-p транзисторах с так называемой «архитектурой входного каскада операционного усилителя А741» [1-30]. На их модификации выдано более 50 патентов для ведущих микроэлектронных фирм мира. Дифференциальные усилители данного класса наряду с типовым параллельно-балансным каскадом [29-30] стали основным усилительным элементом многих аналоговых интерфейсов. Это связано с тем, что в таких ДУ минимизируется входная емкость из-за отсутствия эффекта Миллера. Предлагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте США №4030044, содержащий первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с эмиттерами первого 3 и второго 4 выходных транзисторов противоположного типа проводимости, первый 5 и второй 6 вспомогательные транзисторы, тип проводимости которых совпадает с типом проводимости выходных 3 и 4 транзисторов, причем база первого 5 вспомогательного транзистора соединена с базой второго 6 вспомогательного транзистора, эмиттер соединен с шиной питания 7, а коллектор подключен к базам выходных 3, 4 транзисторов и источникам опорного тока 8.

Существенный недостаток известного ДУ состоит в том, что он имеет сравнительно узкий динамический диапазон линейного усиления дифференциальных сигналов (±U_гр100÷150 мВ). Кроме того, на предельный диапазон изменения входного синфазного сигнала U_c.max оказывает отрицательное влияние падение напряжения эмиттер-база транзистора 5 (U_эб.р.0,7 В). Это ухудшает на 0,7 В параметр U_c.max.

Основная цель предлагаемого изобретения состоит в расширении диапазона активной работы ДУ для дифференциального и синфазного сигналов.

Поставленная цель достигается тем, что в дифференциальный усилитель фиг.1, содержащий первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с эмиттерами первого 3 и второго 4 выходных транзисторов противоположного типа проводимости, первый 5 и второй 6 вспомогательные транзисторы, тип проводимости которых совпадает с типом проводимости первого 3 и второго 4 выходных транзисторов, причем база первого 5 вспомогательного транзистора соединена с базой второго 6 вспомогательного транзистора, эмиттер соединен с шиной питания 7, а коллектор подключен к базам первого 3 и второго 4 выходных транзисторов и источнику опорного тока 8. В схему введен третий вспомогательный транзистор 9, первый 10 и второй 11 дополнительные резисторы, а также цепь установления статического режима 12, выход которой 13 соединен с базами первого 5 и второго 6 вспомогательных транзисторов, причем эмиттер второго вспомогательного транзистора 6 соединен с коллектором второго входного транзистора 2 и через второй дополнительный резистор 11 соединен с шиной питания 7, а эмиттер третьего вспомогательного транзистора 9 соединен с коллектором первого входного транзистора 1 и через первый дополнительный резистор 10 связан с шиной источника питания 7.

Схема усилителя-прототипа представлена на фиг.1. На фиг.2 показано заявляемое устройство в соответствии с п.1, п.2 формулы изобретения. На фиг.3 показано устройство фиг.2 в соответствии с п.3, п.4 формулы изобретения, а на фиг.4-5 – частные случаи выполнения устройства фиг.2. (фиг.4 – п.4, п.5, фиг.5 – п.5).

На фиг.6 представлена схема заявляемого устройства с конкретными параметрами резисторов и источников опорного тока, которая исследовалась авторами в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП “Пульсар”. Зависимости коллекторных токов транзисторов ДУ фиг.6 от входного дифференциального напряжения ДУ u_вх при разных значениях опорных токов I₁₄ и I₈, показаны на фиг.7 и 8. На фиг.7 также указаны потенциальные и токовые координаты точек “излома” проходных характеристик ДУ фиг.6.

Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с эмиттерами первого 3 и второго 4 выходных транзисторов противоположного типа проводимости, первый 5 и второй 6 вспомогательные транзисторы, тип проводимости которых совпадает с типом проводимости первого 3 и второго 4 выходных транзисторов, причем база первого 5 вспомогательного транзистора соединена с базой второго 6 вспомогательного транзистора, эмиттер – соединен с шиной питания 7, а коллектор подключен к базам первого 3 и второго 4 выходных транзисторов и источнику опорного тока 8. В схему введен третий вспомогательный транзистор 9, первый 10 и второй 11 дополнительные резисторы, а также цепь установления статического режима 12, выход которой 13 соединен с базами первого 5 и второго 6 вспомогательных транзисторов, причем эмиттер второго вспомогательного транзистора 6 соединен с коллектором второго входного транзистора 2 и через второй дополнительный резистор 11 соединен с шиной питания 7, а эмиттер третьего вспомогательного транзистора 9 соединен с коллектором первого входного транзистора 1 и через первый дополнительный резистор 10 связан с шиной источника питания 7.

В дифференциальном усилителе фиг.3 в качестве цепи установления статического режима используются источник опорного тока 15 и дополнительный транзистор 16, а в эмиттер первого вспомогательного транзистора 5 включен третий низкоомный дополнительный резистор 17. Между эмиттерами транзисторов 1 и 3, а также транзисторов 2 и 4 – включены четвертый (18) и пятый (19) низкоомные дополнительные резисторы.

В устройстве фиг.4 также введены дополнительные элементы – третий (17), четвертый (18) и пятый (19) низкоомные дополнительные резисторы. Однако здесь цепь смещения 12 содержит здесь только источник опорного тока 14.

В дифференциальном усилителе фиг.5 эмиттеры транзисторов 3 и 4 соединены друг с другом. При этом в качестве выходов ДУ могут использоваться коллекторы транзисторов 1 и 2. В схеме фиг.6 параллельно двухполюсникам 10 и 11 включены ограничители напряжения на четвертом 20 и пятом 21 вспомогательных транзисторах.

Рассмотрим работу заявляемого устройства на примере анализа схемы фиг.6. В статическом режиме эмиттерные p-n переходы вспомогательных транзисторов 20 и 21 практически закрыты, так как на резисторах 10 и 11 и 17 создаются небольшие падения напряжения (меньше 0,2÷0,3 В):

Токи эмиттеров транзисторов 9 и 6 равны половине тока источника I₁₄:

При равенстве сопротивлений резисторов 10, 11, 17 и I₁₄8 в схеме фиг.6 за счет отрицательной обратной связи по синфазному сигналу устанавливается следующий статический режим:

Если на вход Вх.1 ДУ подается положительное приращение u_вх, то это приводит к увеличению тока коллектора транзистора 1(I_к1) и уменьшению тока коллектора транзистора 2 (I_к2). Как следствие, эмиттерный p-n переход транзистора 9 «подзапирается» и отключает коллектор транзистора 1 из цепи отрицательной обратной связи, которая становится несимметричной. В этом режиме сохраняется отрицательная обратная связь только по контуру “коллектор транзистора 2 – эмиттерный p-n переход транзистора 6 – база транзистора 5 – коллектор транзистора 5 – эмиттер транзистора 4 – эмиттер транзистора 2 – коллектор транзистора 2”, которая обеспечивает стабилизацию статического режима транзисторов 2,4:

Это означает, что напряжение между узлом “А” и общей шиной источников питания стабилизируется. Как следствие, все дальнейшее приращение u_вх прикладывается к участку цепи “Вх.1 – эмиттерно-базовый переход транзистора 1 – резистор 18 – эмиттерно-базовый переход транзистора 3”. Поэтому коллекторные токи транзисторов 1 и 3 не ограничиваются (в отличие от прототипа) в широком диапазоне входных сигналов:

В результате проходная характеристика ДУ фиг.6 “продлевается” в область больших токов (фиг.7), значительно превышающих статические токи транзисторов ДУ.

При отрицательном u_вх ДУ фиг.6 работает аналогично.

Характеристики фиг.8 иллюстрируют зависимость максимальных выходных токов ДУ фиг.6 от соотношения токов I₈ и I₁₄.

Следует заметить, что за счет выбора статических падений напряжений на резисторах 10 и 11 на уровне десятков-сотен милливольт, а также применения параллельного включения нескольких p-n переходов в качестве транзисторов 9 и 6, в заявляемой схеме ДУ реализуется более широкий диапазон, чем в схеме ДУ-прототипа, изменения входного синфазного сигнала. Выигрыш по U_{вх.синф.} составляет величину:

где U_R10, U_R18 – статические уровни напряжения на резисторах 10 и 18.

В практических схемах заявляемого ДУ U_{вх.синф.}>0,5B, что весьма существенно при малых напряжениях питания.

Результаты компьютерного моделирования ДУ фиг.6, представленные на фиг.7-фиг.8, подтверждают полученные выше теоретические выводы.

Предлагаемый ДУ может использоваться в структуре быстродействующих операционных усилителей различного функционального назначения.

Источники информации

1. Патент США №3786362.

2. Патент США №4030044.

3. Патент США №4059808, фиг.5.

4. Патент США №4286227.

5. Авт. свид. СССР №375754, H03F 3/38.

6. Авт. свид. СССР №843164, H03F 3/30.

7. Патент США №3660773.

8. Патент США №4560948.

9. Патент РФ №2930041, H03F 1/32.

10. Патент Японии №57-5364, H03F 3/343.

11. Патент ЧССР №134845, кл. 21a² 18/08.

12. Патент ЧССР №134849, кл. 21a² 18/08.

13. Патент ЧССР №135326, кл. 21а² 18/08.

14. Патент США №4389579.

15. Патент Англии №1543361, Н3Т.

16. Патент США №5521552 (фиг.3а).

17. Патент США №4059808.

18. Патент США №5789949.

19. Патент США №4453134.

20. Патент США №4760286.

21. Авт. свид. СССР №1283946.

22. Патент РФ №2019019.

23. Патент США №4389579.

24. Патент США №4453092.

25. Патент США №3566289.

26. Патент США №4059808 (фиг.2).

27. Патент США №3649926.

28. Патент США №4714894 (фиг.1).

29. Матавкин В.В. Быстродействующие операционные усилители. – М.: Радио и связь, 1989.

30. М.Херпи. Аналоговые интегральные схемы. – М.: Радио и связь, 1983, стр.174, рис.5.52.

Формула изобретения

1. Дифференциальный усилитель, содержащий первый и второй входные транзисторы, эмиттеры которых соединены с эмиттерами первого и второго выходных транзисторов противоположного типа проводимости, первый и второй вспомогательные транзисторы, тип проводимости которых совпадает с типом проводимости первого и второго выходных транзисторов, причем база первого вспомогательного транзистора соединена с базой второго вспомогательного транзистора, эмиттер соединен с шиной питания, а коллектор подключен к базам первого и второго выходных транзисторов и источнику опорного тока, отличающийся тем, что в схему введен третий вспомогательный транзистор, первый и второй дополнительные резисторы, а также цепь установления статического режима, выход которой соединен с базами первого и второго вспомогательных транзисторов, причем эмиттер второго вспомогательного транзистора соединен с коллектором второго входного транзистора и через второй дополнительный резистор соединен с шиной питания, а эмиттер третьего вспомогательного транзистора соединен с коллектором первого входного транзистора и через первый дополнительный резистор связан с шиной источника питания.

2. Устройство по п.1, отличающееся тем, что цепь установления статического режима содержит источник опорного тока, выход которого является выходом цепи установления статического режима, причем коллекторы второго и третьего вспомогательных транзисторов соединены с базой первого вспомогательного транзистора.

3. Устройство по п.1, отличающееся тем, что цепь установления статического режима содержит источник опорного тока, который соединен с коллекторами второго и третьего вспомогательных транзисторов, а также базой дополнительного транзистора, эмиттер которой является выходом цепи установления статического режима.

4. Устройство по п.1, отличающееся тем, что площади эмиттерных переходов второго и третьего вспомогательных транзисторов равны и в N раз (N>1) превышают площадь эмиттерного перехода первого вспомогательного транзистора, а эмиттер первого вспомогательного транзистора соединен с шиной источника питания через третий низкоомный дополнительный резистор.

5. Устройство по п.1, отличающееся тем, что эмиттеры первого и второго входных транзисторов соединены с эмиттерами первого и второго выходных транзисторов через четвертый и пятый низкоомные дополнительные резисторы.

РИСУНКИ