Патент на изобретение №2300131

(54) КОМПАРАТОР ДВОИЧНЫХ ЧИСЕЛ

(57) Реферат:

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия. Компаратор двоичных чисел содержит логический элемент ИЛИ, логический элемент ИЛИ-НЕ и два логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, три логических элемента И-НЕ. Первый вход и выход i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым входами i-го логического элемента И-НЕ, подключенного вторым входом к i-му входу логического элемента ИЛИ-НЕ. Первый, второй входы и выход логического элемента ИЛИ соединены соответственно с выходом второго, вторым входом первого логических элементов И-НЕ и вторым входом третьего логического элемента И-НЕ, подключенного первым входом и выходом соответственно к выходу первого логического элемента И-НЕ и первому выходу компаратора двоичных чисел, второй выход и i-й, (i+2)-й входы которого соединены соответственно с выходом логического элемента ИЛИ-НЕ и первым, вторым входами i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны компараторы двоичных чисел (см., например, третий снизу рис. в табл.3.5 на стр.103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н.Малиновского. Киев: Техника, 1974 г.), формирующие признак соотношения x₂>x₁, где x₁, x₂{0,1} – одноразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относится ограниченные функциональные возможности, обусловленные тем, что не допускается сравнение двухразрядных двоичных чисел, задаваемых двоичными сигналами.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (рис.8.32а на стр.500 в книге Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990 г.), который содержит логические элементы и формирует признаки соотношений А>В, А=В, где A=а₁а₀ и В=b₁b₀ – двухразрядные двоичные числа, задаваемые двоичными сигналами a₀, a₁, b₀, b₁{0,1}, при этом максимальное время задержки распространения сигнала в прототипе определяется выражением =4_Э, где _э – время задержки логического элемента.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем логический элемент ИЛИ, логический элемент ИЛИ-НЕ и два логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, особенность заключается в том, что в него дополнительно введены три логических элемента И-НЕ, причем первый вход и выход i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым входами i-го логического элемента И-НЕ, подключенного вторым входом к i-му входу логического элемента ИЛИ-НЕ, первый, второй входы и выход логического элемента ИЛИ соединены соответственно с выходом второго, вторым входом первого логических элементов И-НЕ и вторым входом третьего логического элемента И-НЕ, подключенного первым входом и выходом соответственно к выходу первого логического элемента И-НЕ и первому выходу компаратора двоичных чисел, второй выход и i-й, (i+2)-й входы которого соединены соответственно с выходом логического элемента ИЛИ-НЕ и первым, вторым входами i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

На чертеже представлена схема предлагаемого компаратора двоичных чисел.

Компаратор двоичных чисел содержит логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1₁, 1₂, логические элементы И – НЕ 2₁, 2₂, 2₃, логический элемент ИЛИ 3 и логический элемент ИЛИ – НЕ 4, причем первый вход и выход элемента 1_i () соединены соответственно с первым и вторым входами элемента 2_i, подключенного вторым входом к i-му входу элемента 4, первый, второй входы и выход элемента 3 соединены соответственно с выходом элемента 2₂, вторым входом элемента 2₁ и вторым входом элемента 2₃, подключенного первым входом и выходом соответственно к выходу элемента 2₁ и первому выходу компаратора двоичных чисел, второй выход и i-й, (i+2)-й входы которого соединены соответственно с выходом элемента 4 и первым, вторым входами элемента 1_i.

Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом. На его первый, второй и третий, четвертый входы подаются соответственно произвольные двоичные сигналы a₁, a₀{0,1} и b₁, b₀{0,1}, которые задают подлежащие сравнению двухразрядные двоичные числа А=a₁a₀ и В=b₁b₀ (a₁, b₁ и a₀, b₀ определяют значения старших и младших разрядов соответственно). Тогда сигналы на первом, втором выходах предлагаемого компаратора будут определяться выражениями

В представленной ниже таблице приведены значения реализуемых выражениями (1) функций на всех возможных наборах значений их аргументов.

С учетом таблицы имеем Q_A>B=1, если A>B, Q_A=B=1, если А=В. При этом предлагаемый компаратор содержит семь логических элементов, а максимальное время задержки распространения в нем сигнала определяется выражением =4_Э, где _Э – время задержки логического элемента. Отметим, что в состав прототипа входят одиннадцать логических элементов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел формирует признаки соотношений А>В, А=В, где А=a₁a₀ и В=b₁b₀ – двухразрядные двоичные числа, задаваемые двоичными сигналами a₀, a₁, b₀, b₁{0,1}, имеет быстродействие прототипа и обладает меньшими по сравнению с ним аппаратурными затратами.

Формула изобретения

Компаратор двоичных чисел, содержащий логический элемент ИЛИ, логический элемент ИЛИ-НЕ и два логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем, что в него дополнительно введены три логических элемента И-НЕ, причем первый вход и выход i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым и вторым входами i-го логического элемента И-НЕ, подключенного вторым входом к i-му входу логического элемента ИЛИ-НЕ, первый, второй входы и выход логического элемента ИЛИ соединены соответственно с выходом второго, вторым входом первого логических элементов И-НЕ и вторым входом третьего логического элемента И-НЕ, подключенного первым входом и выходом соответственно к выходу первого логического элемента И-НЕ и первому выходу компаратора двоичных чисел, второй выход и i-й, (i+2)-й входы которого соединены соответственно с выходом логического элемента ИЛИ-НЕ и первым, вторым входами i-го логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

РИСУНКИ

MM4A – Досрочное прекращение действия патента СССР или патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Дата прекращения действия патента: 11.01.2008

Извещение опубликовано: 20.06.2009 БИ: 17/2009