Патент на изобретение №2293437

(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЧИСЛА ИЗ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ПОЗИЦИОННЫЙ КОД

(57) Реферат:

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, функционирующих в системе остаточных классов (СОК), а также технике связи для передачи информации кодами СОК. Технический результат изобретения – сокращение объема оборудования и повышение быстродействия при преобразовании числа из СОК в позиционный код. Для этого устройство содержит группу постоянных запоминающих устройств, группу регистров, разрядно-параллельный сумматор по модулю. 1 ил.

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах, функционирующих в системе остаточных классов (СОК), а также в технике связи для передачи информации кодами СОК.

Известно устройство преобразования числа из кода системы остаточных классов в двоичный код, содержащее позиционный накапливающий сумматор, блок синхронизации, группу сдвиговых регистров, группу блоков памяти, n блоков элементов И [1].

Недостатком этого устройства является небольшое быстродействие.

Наиболее близким к предлагаемому является устройство для преобразования числа из системы остаточных классов в позиционный код, содержащее три группы постоянных запоминающих устройств, группу сдвиговых регистров, группу параллельных сумматоров, разрядно-параллельный сумматор по модулю, причем информационные входы группы сдвиговых регистров являются соответствующими информационными входами устройства, выходы первой группы запоминающих устройств соединены с первыми входами группы параллельных сумматоров, выходы группы сдвиговых регистров соединены с адресными входами второй группы постоянно запоминающих устройств, выходы второй группы постоянных запоминающих устройств соединены с вторыми входами группы параллельных сумматоров, выходы которых соединены с адресными входами третьей группы запоминающих устройств, выходы которых соединены с соответствующими входами разрядно-параллельного сумматора по модулю, выходы которого являются выходами устройства [2].

Недостатком этого устройства является большой объем оборудования.

Задача предложенного изобретения – в сокращении объема оборудования и повышении быстродействия при преобразовании числа из СОК в позиционный код.

Технический результат достигается тем, что вычисляются произведения ортогональных базисов на числа СОК по произведению всех модулей СОК, которые хранятся в группе постоянно запоминающих устройств.

Сущность устройства преобразования числа из системы остаточных классов в позиционный код заключается в том, что оно содержит группу сдвиговых регистров, группу блоков памяти, причем информационные входы регистров являются соответствующими информационными входами устройства, при этом оно дополнительно включает разрядно-параллельный сумматор, причем выходы группы регистров соединены с адресными входами группы запоминающих устройств, выходы которых соединены с соответствующими входами разрядно-параллельного сумматора, выходы которого являются выходами устройства.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит: группу регистров 1, группу запоминающих устройств 2, разрядно-параллельный сумматор по модулю 3, выход 4 устройства, группу информационных входов 5.

где n – количество оснований СОК;

p_{i, i} – модули СОК,

1in, p_i

i+1;

А – исходное число в СОК;

Р – произведение всех модулей системы остаточных классов;

r_A – ранг числа А;

В_i – ортогональные базисы СОК, являющиеся константами для выбранной совокупности оснований.

Выражение (1) можно представить в следующем виде:

А=||₁·В₁+₂·В₂|_P+|₃·В₃+₄·В₄|_P+…+|_n-1·В_n-1+_n·В_n|_P|_P

Из этого выражения видно, что алгоритм работы устройства может быть представлен в виде реализации операции суммирования по модулю пар |_i-1·B_i-1+_i·B_i|_P.

Количество запоминающих устройств в группе составляет ]n/2[, в каждом из которых хранятся константы размерности ]log₂Р[. Число констант в i-м запоминающем устройстве p_2i·p_2·i-1.

Если n – нечетное число, то количество констант в последнем запоминающем устройстве группы составляет p_n-1.

Устройство работает следующим образом. Число в коде СОК через входы 5 записывается в регистры 1, имеющие разрядность ]log₂Р[ (где Р – произведение модулей СОК). Работа устройства происходит по тактам. В первом такте производится выдача констант |_i-1·B_i-1+_i·B_i|_P из групп постоянных запоминающих устройств 2. Полученные значения суммируются в разрядно-параллельном сумматоре 3. Полученный результат поступает на выход устройства.

По сравнению с известными устройствами предлагаемое устройство имеет меньшие аппаратурные затраты и обладает высоким быстродействием.

В таком виде, как описано предлагаемое устройство, оно не вызывает сомнения в его осуществимости и применении в вычислительной технике и технике связи, для передачи кодами СОК.

Источники информации

1. А.с. №1501280. А1, 4 Н 03 М 7/18 “Устройство для преобразования числа из системы остаточных классов в позиционный код” / С.Н.Литвинов (СССР); Опубл. 15.08.1989, Бюл. №30 – 3 с.

2. Пат. №2235423. С2, 7 Н 03 М 7/18 “Устройство для преобразования числа из системы остаточных классов в позиционный код” / Ш.А.Оцоков, И.М.Шухман. Опубл. 27.08.2004, Бюл. №24 – 3 с.

Формула изобретения

Устройство для преобразования числа из системы остаточных классов в позиционный код, содержащее группу сдвиговых регистров, группу постоянных запоминающих устройств, причем информационные входы группы сдвиговых регистров являются соответствующими информационными входами устройства, отличающееся тем, что выходы группы сдвиговых регистров соединены с адресными входами группы постоянных запоминающих устройств, каждое из которых содержит пару констант |a_i-1·B_i-1+а_i·В_i|_Р разрядностью ]log₂P[, причем количество постоянных запоминающих устройств в группе составляет ]n/2[, и если n – нечетное число, то количество констант в последнем постоянном запоминающем устройстве группы составляет р_n-1, выходы группы постоянных запоминающих устройств соединены с соответствующими входами разрядно-параллельно сумматора по модулю, выходы которого являются выходами устройства,

где Р – произведение всех модулей системы остаточных классов;

B_i – ортогональные базисы системы остаточных классов;

а_i – остаток по i-му модулю системы остаточных классов;

n – количество модулей системы остаточных классов, при этом 1in;

р_n – n-ый модуль системы остаточных классов.

РИСУНКИ

MM4A – Досрочное прекращение действия патента СССР или патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Дата прекращения действия патента: 02.02.2008

Извещение опубликовано: 20.10.2009 БИ: 29/2009