Патент на изобретение №2262733

Published by on




РОССИЙСКАЯ ФЕДЕРАЦИЯ



ФЕДЕРАЛЬНАЯ СЛУЖБА
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ,
ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ
(19) RU (11) 2262733 (13) C1
(51) МПК 7
G06F7/00
(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

Статус: по данным на 18.01.2011 – прекратил действие

(21), (22) Заявка: 2004106657/09, 05.03.2004

(24) Дата начала отсчета срока действия патента:

05.03.2004

(45) Опубликовано: 20.10.2005

(56) Список документов, цитированных в отчете о
поиске:
Д.А.Поспелов. Логические методы анализа и синтеза систем. – М.: Энергия, 1968, с.194. SU 1517017 A1, 23.10.1989. SU 1396137 A1, 15.05.1988. SU 1179314 A, 15.09.1985. US 5596763 A, 21.01.1997.

Адрес для переписки:

432027, г.Ульяновск, ул. Северный Венец, 32, ГОУ ВПО “Ульяновский государственный технический университет”, проректору по научной работе

(72) Автор(ы):

Андреев Д.В. (RU)

(73) Патентообладатель(и):

Государственное образовательное учреждение высшего профессионального образования “Ульяновский государственный технический университет” (RU)

(54) ЛОГИЧЕСКИЙ МОДУЛЬ

(57) Реферат:

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом является расширение функциональных возможностей за счет реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов – входных двоичных сигналов. Указанный результат достигается за счет того, что логический модуль содержит два мажоритарных элемента, причем выход первого мажоритарного элемента соединен с вторым входом второго мажоритарного элемента, подключенного первым, третьим входами и выходом соответственно к второму настроечному, третьему информационному входам и выходу логического модуля, первый, второй информационные и первый настроечный входы которого образованы соответственно вторым, третьим и первым входами первого мажоритарного элемента. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, рис.3.3 на стр.39 в книге Якубайтис Э.А. Асинхронные логические автоматы. Рига: Зинатне, 1966), которые реализуют простую симметричную булеву функцию 1=x1x2x3, зависящую от трех аргументов – входных двоичных сигналов x1, x2, x3 {0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация остальных простых симметричных булевых функций 21х2х2x3х2х3 и 31х2x3, зависящих от трех аргументов – входных двоичных сигналов х1, х2, х3 {0,1}.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (см. рис.83 на стр.133 в книге Цифровые и аналоговые интегральные микросхемы: Справочник / С.В.Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др. М.: Радио и связь, 1989), содержащий два мажоритарных элемента, каждый из которых реализует простую симметричную булеву функцию 2=x1x2x1x3x2x3, где x1x2x3 – двоичные сигналы, действующие на входах элемента.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация простых симметричных булевых функций 11x2x3 и 3=x1x2x3.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов – входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем два мажоритарных элемента, особенность заключается в том, что выход первого мажоритарного элемента соединен с вторым входом второго мажоритарного элемента, подключенного первым, третьим входами и выходом соответственно к второму настроечному, третьему информационному входам и выходу логического модуля, первый, второй информационные и первый настроечный входы которого образованы соответственно вторым, третьим и первым входами первого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит первый и второй мажоритарные элементы 11 и 12, причем выход элемента 11 соединен с вторым входом элемента 12, подключенного первым, третьим входами и выходом соответственно к второму настроечному, третьему информационному входам и выходу логического модуля, первый, второй информационные и первый настроечный входы которого образованы соответственно вторым, третьим и первым входами элемента 11.

Работа предлагаемого логического модуля осуществляется следующим образом.

На его первый, второй, третий информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы х1, х2, х3 {0,1} и у1, у2 {0,1}. Тогда сигнал на его выходе определяется выражением Z=y2Fy2x3Fx3, где F=у1х1y1x2x1x2. Таким образом, предлагаемый модуль будет воспроизводить операцию

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию любой из трех простых симметричных булевых функций 11x2x3, 2=x1x2x1x3x2x3, 3=x1x2x3, зависящих от трех аргументов – входных двоичных сигналов.

Формула изобретения

Логический модуль, предназначенный для реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов – входных двоичных сигналов, содержащий два мажоритарных элемента, отличающийся тем, что выход первого мажоритарного элемента соединен с вторым входом второго мажоритарного элемента, подключенного первым, третьим входами и выходом соответственно к второму настроечному, третьему информационному входам и выходу логического модуля, первый, второй информационные и первый настроечный входы которого образованы соответственно вторым, третьим и первым входами первого мажоритарного элемента.

РИСУНКИ


MM4A – Досрочное прекращение действия патента СССР или патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Дата прекращения действия патента: 06.03.2006

Извещение опубликовано: 20.08.2007 БИ: 23/2007


Categories: BD_2262000-2262999