Патент на изобретение №2249911

Published by on




РОССИЙСКАЯ ФЕДЕРАЦИЯ



ФЕДЕРАЛЬНАЯ СЛУЖБА
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ,
ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ
(19) RU (11) 2249911 (13) C2
(51) МПК 7
H03M5/12
(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

Статус: по данным на 27.01.2011 – прекратил действие

(21), (22) Заявка: 2002133203/09, 09.12.2002

(24) Дата начала отсчета срока действия патента:

09.12.2002

(45) Опубликовано: 10.04.2005

(56) Список документов, цитированных в отчете о
поиске:
ШЕВКОПЛЯС Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990, с.99, рис.3.10а. RU 2163418 С1, 20.02.2001. RU 2159988 С1, 27.11.2000. SU 1332536 А1, 23.08.1987. SU 1372624 А1, 07.02.1988. US 4884074 A, 28.11.1989. WO 94/01953 А1, 20.01.1994.

Адрес для переписки:

607190, Нижегородская обл., г. Саров, пр. Мира, 37, РФЯЦ-ВНИИЭФ, начальнику ОПИНТИ В.Е.Миронову

(72) Автор(ы):

Курочкин А.А. (RU),
Шишкин Г.И. (RU)

(73) Патентообладатель(и):

Российский федеральный ядерный центр-Всероссийский научно-исследовательский институт экспериментальной физики-РФЯЦ-ВНИИЭФ (RU)

(54) ПРЕОБРАЗОВАТЕЛЬ КОДА

(57) Реферат:

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации. Техническим результатом является расширение функциональных возможностей. Устройство содержит формирователь импульсов, выполненный на переключающемся в единичное состояние по фронту RS-триггере и тактируемом срезом счетчике, D-триггер, счетчик. 1 з.п. ф-лы, 3 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации.

Известен преобразователь кода (см. А.С. СССР №1495998 от 14.12.87, МКИ Н О3 М 5/12, Преобразователь кода, А.А.Гаришин, опубл. 23.07.89, Бюл. № 27), содержащий первый элемент задержки, вход которого является входом преобразователя, а первый выход соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является первым выходом преобразователя, инверсный выход триггера соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Прямой выход триггера является вторым выходом преобразователя. Выход элемента РАВНОЗНАЧНОСТЬ соединен непосредственно с первым входом элемента И, через второй элемент задержки с вторым входом элемента И, выход которого соединен с входом синхронизации триггера, информационный вход которого объединен с первым элемента РАВНОЗНАЧНОСТЬ и с входом первого элемента задержки, второй выход которого соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ.

Недостатком известного преобразователя кода является сложность схемы, обусловленная наличием большого количества соединений между элементами.

Наиболее близким по совокупности существенных признаков к заявляемому изобретению является преобразователь кода (см. книгу: Микропроцессорные структуры. Инженерные решения: Справочник /Шевкопляс Б.В. – М.: Радио и связь, 1990, с.99, рис.3. 10а), содержащий формирователь импульсов, вход которого соединен с входной информационной шиной преобразователя кода и с информационным входом D-триггера, выход которого соединен с выходной информационной шиной преобразователя, кода, тактовый вход – с выходом счетного триггера. Инверсный выход счетного триггера является выходной тактовой шиной преобразователя кода. Первый и второй выходы формирователя импульсов соединены соответственно с тактовым входом и инверсным S-входом счетного триггера.

Недостатками известного преобразователя кода являются:

– необходимость формирования признака начала информационной посылки, обеспечивающего взаимную синхронизацию приемника и передатчика и достоверную передачу сообщений вследствие использования фазоманипулированного кода в качестве входного кода преобразователя;

– отсутствие возможности формирования на выходе преобразователя кода сигнала стробирования слова вследствие отсутствия в преобразователе кода функции выдачи сигнала стробирования слова при наличии полезной информации на входе преобразователя.

Задачей, на решение которой направлено заявляемое изобретение, является создание преобразователя кода, обладающего расширенными функциональными возможностями, а именно: преобразование входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки, формирование преобразователем кода сигнала стробирования слова.

Технический результат, заключающийся в расширении функциональных возможностей, достигается тем, что в преобразователь кода, содержащий входную информационную шину, которая соединена со входом формирователя импульсов и информационным входом D-триггера, выход которого является выходной информационной шиной преобразователя кода, и выходную тактовую шину, в него введены входная тактовая шина, шина стробирования слова и счетчик, а в формирователь импульсов – тактовый вход, который соединен с входной тактовой шиной и тактовым входом счетчика, первый и второй выходы формирователя импульсов соединены соответственно с тактовым входом D-триггера и R-входом счетчика, выход второго разряда и инверсный выход третьего разряда которого являются соответственно выходной тактовой шиной и шиной стробирования слова, которая соединена с управляющим входом счетчика.

Указанная совокупность признаков позволяет расширить функциональные возможности преобразователя кода, а именно:

– обеспечить преобразование входной самосинхронизирующейся последовательности импульсов, не требующей дополнительного формирования признака начала информационной посылки, за счет использования широтно-манипулированного кода, формируемого путем манипуляции шириной импульсов внутри постоянных битовых интервалов, в качестве входного кода преобразователя;

– обеспечить формирование на выходе преобразователя кода сигнала стробирования слова за счет определения наличия полезной информации на входе преобразователя и последующей выдачи сигнала стробирования слова.

На фиг.1 приведена принципиальная электрическая схема преобразователя кода; на фиг.2 – принципиальная электрическая схема формирователя импульсов; на фиг.3 – временные диаграммы работы преобразователи кода.

Преобразователь кода содержит (см. фиг.1) входную информационную шину 1, формирователь 2 импульсов, D-триггер 3, выходную информационную шину 4, выходную тактовую шину 5, входную тактовую шину 6, шину 7 стробирования слова и счетчик 8. Входная информационная шина 1 соединена со входом формирователя 2 импульсов и информационным входом D-триггера 3, выход которого является выходной информационной шиной 4 преобразователя кода. Тактовый вход формирователя 2 импульсов соединен с входной тактовой шиной 6 и тактовым входом счетчика 8. Первый и второй выходы формирователя 2 импульсов соединены соответственно с тактовым входом D-триггера 3 и R-входом счетчика 8, выход второго разряда и инверсный выход третьего разряда которого являются соответственно выходной тактовой шиной 5 и шиной 7 стробирования слова, которая соединена с управляющим входом счетчика 8.

Формирователь 2 импульсов (см. фиг.2) выполнен на переключающемся в единичное состояние по фронту RS-триггере 9 и тактируемом срезом счетчике 10. S-вход RS-триггера 9 соединен с входом формирователя 2 импульсов, а инверсный выход – с первым выходом формирователя 2 импульсов и R-входом счетчика 10. Тактовый вход счетчика 10 соединен с тактовым входом формирователя 2 импульсов, а выход второго разряда – с R-входом RS-триггера 9, выход которого является вторым выходом формирователя 2 импульсов.

Преобразователь кода работает следующим образом.

В исходном состоянии (см. фиг.1) на входной информационной шине 1, выходной информационной шине 4, выходной тактовой шине 5, входной тактовой шине 6 присутствует уровень логического “0”, на шине 7 стробирования слова – уровень логической “1”. Формирователь 2 импульсов, D-триггер 3 и счетчик 8 находятся в состоянии логического “0”.

На входную тактовую шину 6 (см. фиг.3,а) поступают тактовые импульсы. По фронту четвертого импульса, поступающего на тактовый вход счетчика 8, на инверсном выходе третьего разряда счетчика 8 и, соответственно, на шине 7 стробирования слова (см. фиг.3,д) устанавливается уровень логического “0”, который поступает на управляющий вход счетчика 8 и блокирует его дальнейшее переключение. Преобразователь готов к преобразованию широтно-манипулированного кода в бинарный код. На входную информационную шину 1 (см. фиг.3,б) поступает информация в широтно-манипулированном коде, причем на один битовый интервал приходятся четыре импульса на входной тактовой шине 6. По фронту информационного импульса, поступающего на входную информационную шину 1 (см. фиг.3,б), на первом и втором выходах формирователя 2 импульсов (см. фиг.3,в, г) устанавливаются соответственно уровень логического “0” и уровень логической “1”, который поступает на R-вход счетчика 8 и устанавливает его в нулевое состояние. На шине 7 стробирования слова (см. фиг.3.д) устанавливается уровень логической “1”. По срезу второго импульса, поступающего на входную тактовую шину 6 (см. фиг.3.а), на первом выходе формирователя 2 импульсов (см. фиг.3.в) формируется положительный перепад, который поступает на тактовый вход D-триггера 3, на выходе которого устанавливается логический уровень его информационного входа. Таким образом, на выходной информационной шине 4 (см. фиг.3,е) установится логический уровень входной информационной шины 1 (см. фиг.3,б). На втором выходе формирователя 2 импульсов (см. фиг.3.г) устанавливается уровень логического “0”, который поступает на R-вход счетчика 8 и разрешает его переключение. По фронту следующего импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), происходит переключение счетчика 8, но логический уровень шин 4, 5 и 7 не изменяется. По фронту следующего импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), на выходе второго разряда счетчика 8 и, соответственно, на выходной тактовой шине 5 (см. фиг.3,ж) устанавливается уровень логической “1”. По фронту следующего информационного импульса, поступающего на входную информационную шину 1 (см. фиг.3,б), на первом и втором выходах формирователя 2 импульсов (см. фиг.3,в) устанавливаются соответственно уровень логического “0” и уровень логической “1”, который поступает на R-вход счетчика 8 и устанавливает его в нулевое состояние. На выходной тактовой шине 5 (см. фиг.3,ж) устанавливается уровень логического “0”. Преобразование последующих битов информационной посылки осуществляется аналогично.

В момент окончания преобразования последнего бита информационной посылки по фронту импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), на выходе второго разряда счетчика 8 и, соответственно, на выходной тактовой шине 5 (см. фиг.3,ж) устанавливается уровень логической “1”. По фронту следующего импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), происходит переключение счетчика 8, но логический уровень шин 4, 5 и 7 не изменяется. По фронту следующего импульса, поступающего на входную тактовую шину 6 (см. фиг.3,а), на выходе второго разряда (см. фиг.3.ж) и инверсном выходе третьего разряда (см. фиг.3.д) счетчика 8 устанавливается уровень логического “0”. Таким образом, на выходной тактовой шине 5 и шине 7 стробирования слова установится уровень логического “0”.

Для преобразования следующей информационной посылки необходимо подать информацию в широтно-манипулированном коде на входную информационную шину 1.

Изготовлен лабораторный макет преобразователя кода, испытания которого подтвердили осуществимость и практическую ценность заявляемого объекта.

Формула изобретения

1. Преобразователь широтно-манипулированного кода в бинарный код, содержащий входную информационную шину, которая соединена со входом формирователя импульсов и информационным входом D-триггера, выход которого является выходной информационной шиной преобразователя, и выходную тактовую шину, отличающийся тем, что в него введены входная тактовая шина, шина стробирования слова и счетчик, а в формирователь импульсов введен тактовый вход, который соединен с входной тактовой шиной и тактовым входом счетчика, первый и второй выходы формирователя импульсов соединены соответственно с тактовым входом D-триггера и R-входом счетчика, выход второго разряда и инверсный выход третьего разряда которого являются соответственно выходной тактовой шиной и шиной стробирования слова, которая соединена с управляющим входом счетчика.

2. Устройство по п.1, отличающееся тем, что формирователь импульсов выполнен на переключающемся в единичное состояние по фронту RS-триггере и тактируемом срезом счетчике, S-вход RS-триггера соединен с входом формирователя импульсов, а инверсный выход – с первым выходом формирователя импульсов и R-входом счетчика, тактовый вход которого соединен с тактовым входом формирователя импульсов, а выход второго разряда – с R-входом RS-триггера, выход которого является вторым выходом формирователя импульсов.

РИСУНКИ


MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе

Дата прекращения действия патента: 10.12.2005

Извещение опубликовано: 27.01.2007 БИ: 03/2007


Categories: BD_2249000-2249999